首页> 中国专利> TigerSharc系列DSP启动管理芯片及方法

TigerSharc系列DSP启动管理芯片及方法

摘要

TigerSharc系列DSP启动管理芯片,包括接口单元、双口RAM单元、管理单元及DSP下载管理单元;还包括Flash驱动单元和NOR Flash芯片;管理单元与Flash驱动单元相连;双口RAM单元经Flash驱动单元连接至NOR Flash芯片;NOR Flash芯片经Flash驱动单元与DSP下载管理单元通信。管理芯片提供了NOR Flash芯片和外部总线启动两种启动模式,并改进了Host boot启动方法,可极大的提高TigerSharc系列DSP芯片的启动速度。

著录项

  • 公开/公告号CN105786527A

    专利类型发明专利

  • 公开/公告日2016-07-20

    原文格式PDF

  • 申请/专利权人 中车青岛四方车辆研究所有限公司;

    申请/专利号CN201610183445.7

  • 发明设计人 李震;孙国斌;张小松;

    申请日2016-03-28

  • 分类号G06F9/44(20060101);G06F11/07(20060101);

  • 代理机构37227 青岛联信知识产权代理事务所;

  • 代理人张媛媛;段秀瑛

  • 地址 266031 山东省青岛市瑞昌路231号

  • 入库时间 2023-06-19 00:06:42

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2017-03-08

    授权

    授权

  • 2016-08-17

    实质审查的生效 IPC(主分类):G06F9/44 申请日:20160328

    实质审查的生效

  • 2016-07-20

    公开

    公开

说明书

技术领域

本发明属于数字信号处理技术领域,涉及一种应用于TigerSharc系列DSP芯片的启动管 理芯片。

背景技术

TigerSharc系列DSP芯片是ADI公司高性能DSP芯片,具有超强的运算处理能力,其执 行效率高达4800MMACS,处理器主频高达600Mhz,片内RAM高达24Mbits;芯片内部含有 两个独立的运算核心,最高可以在一个时钟周期内执行4条指令。此系列芯片具有多DSP协 同处理能力,最多可达8片DSP协同处理,适合在高速高性能信号处理领域应用。

由于TS20x没有片内非可易失程序存储器,因此芯片只能通过外部导入程序。其程序下 载的模式共有4种:PROMboot,Hostboot,LinkPortboot和Noboot。其中PROMboot较为 常用,但保密性差;LinkPortboot主要用于DSP芯片间程序的下载,通用性较差;Noboot 主要用于调试,一般不推荐使用;Hostboot在共总线系统中有其独到的优势,可使用主机通 过外部总线实现芯片启动,这种方法可以实现TigerSharc系列DSP芯片和其它系统之间良好 的兼容。而Hostboot启动在启动过程中对DSP的写入时序要求较为严格,启动过程比较容 易出错,同时对较长的启动代码,Hostboot模式启动较慢。

传统的TigerSharc系列DSP芯片的Hostboot的启动方式为:利用DSP的外总线,向DSP 的AUTODMA端口(固定地址)发送启动程序。其启动程序的过程使用AUTODMA接收, Host主机在启动过程中具有总线的控制权。这种启动模式可以较为灵活的实现从外总线上实 现DSP的启动,比较适合使用FPGA或者其他处理器通过常用的外部总线向TigerSharc系列 DSP进行程序下载。

在bootloader以及最后一个session的头5个Words写入DSP芯片之后,需要加入延时。 同时在每一个Word写入之后都需要等待DSP处理完以后才可以写入下一个Word,且非零代 码段和零代码段的处理时间不同。如果写入速度过快,极易造成芯片无法启动。同时写入数 据还受到确认信号ACK、总线锁死信号BUSLOCK、总线允许信号HBG的制约,必须在DSP 准备好的情况下才可以写入。否则如果有1个数据丢失都将导致DSP无法启动。由于代码段 的代码内容下载占整个程序下载过程时间的绝大多数,每一个Word的写入,都需要的等待 DSP的响应。这将影响DSP的快速启动,代码的长度越长,启动时间就越长。

发明内容

本发明的目的在于针对原有Hostboot启动方法的不足,设计一种改进的Hostboot启动 方法,即基于Hostboot启动方法的DSP管理芯片,实现多片TigerSharc系列DSP芯片的快 速启动。

本发明的技术方案为:TigerSharc系列DSP启动管理芯片,包括接口单元、双口RAM 单元、管理单元及DSP下载管理单元;接口单元分别与双口RAM单元和管理单元相连;管 理单元经控制线连接至外部控制系统,还分别与双口RAM单元及DSP下载管理单元相连; DSP下载管理单元经并行总线连接至至少一片TigerSharc系列DSP芯片,且TigerSharc系列 DSP芯片不超过8片,即一片启动管理芯片最多驱动8片DSP芯片;还包括Flash驱动单元 和NORFlash芯片;管理单元与Flash驱动单元相连;双口RAM单元经Flash驱动单元连接 至NORFlash芯片;NORFlash芯片经Flash驱动单元与DSP下载管理单元通信。

优选的是:接口单元包括PCI总线接口、CAN总线接口和RS232总线接口,均与管理单 元及双口RAM单元相连。

优选的是:还包括看门狗管理电路,分别与每个TigerSharc系列DSP芯片相接。

采用TigerSharc系列DSP启动管理芯片进行TigerSharc系列DSP启动管理的方法,先经 管理单元选择启动模式;

管理单元控制选择经接口单元下载DSP启动程序,或选择经NORFlash芯片启动或经外 部总线启动;

若选择经NORFlash芯片启动,DSP启动程序存储到NORFlash芯片中,TigerSharc系 列DSP芯片经DSP下载管理模块读取TigerSharc系列DSP芯片中的启动程序;

若选择经外部总线启动,DSP启动程序经双口RAM、DSP下载管理单元传递到TigerSharc 系列DSP芯片。

优选的是:DSP启动程序包括代码段部分和256words的Bootloader部分,代码段部分 包括顺次首尾相接的N段代码段,N的数量与TigerSharc系列DSP芯片的数量相同。

非零代码段包含:(1)非零代码段标头信息,(2)非零代码段的存放地址,(3)非零代 码段的内容。其中非零代码段标头信息包含:(1)本代码段标识类别信息(非零代码段、零 代码段、最终代码段),(2)非零代码段所属的TigerSharc系列DSP芯片的ID号,(3)本非 零代码段的内容长度。

零代码段包含:(1)零代码段标头信息,(2)零代码段的存放地址。其中零代码段标头 信息包含:(1)本代码段标识类别信息(非零代码段、零代码段、最终代码段),(2)零代码 段所属的TigerSharc系列DSP芯片的ID号,(3)本零代码段的内容长度。

最终代码段包含:(1)最终代码段标头信息,(2)最终代码段的存放地址,(3)最终代 码段的内容。其中最终代码段标头信息包含:(1)本代码段标识类别信息(非零代码段、零 代码段、最终代码段),(2)最终代码段所属的TigerSharc系列DSP芯片的ID号。(3)256words 的最终代码信息。

将Bootloader部分写入TigerSharc系列DSP芯片的AutoDAM地址;

读取代码段中TigerSharc系列DSP芯片的ID信息;

判断代码段中TigerSharc系列DSP芯片的ID信息是否与当前下载该程序的TigerSharc 系列DSP芯片的ID号相等;若不相等则顺序向下读取下一段代码段;若相等,则判断本段 代码段是否为最终代码段;

若本代码段非最终代码段,根据本代码段的大小信息和地址信息,使用1级流水线读写 的方式,通过DSP并行总线,将本代码段内容写入相应的DSP内存中。

若本代码段是最终代码段,则将最终代码段写入DSP内存中,完成本DSP的启动。

更进一步的:DSP启动程序更新时,将更新程序重新下载到NORFlash芯片中。

更进一步的:代码段包括非零代码段、零代码段和最终代码段;非零代码段中包含代码 段所属TigerSharc系列DSP芯片的ID信息,代码段存放的地址信息、代码段的大小和代码 段非零的内容信息;零代码段包含代码段所属TigerSharc系列DSP芯片的ID信息,代码段 存放的地址信息和代码段的大小;最终代码段包含代码段所属TigerSharc系列DSP芯片的ID 信息和256Words的最终代码信息。

更进一步的:Bootloader部分写入后,延时10μs再执行读取代码段标头信息的流程;最 终代码段写入DSP内存的流程为首先写入开头5个Words,延时10μs,再写入剩下的 252Words。

本发明的有益效果为:

本发明在提出了一种改进的Hostboot的设计方法,在提高启动速度的同时,提高了启动 过程的稳定性。在改进的Hostboot的设计方法基础上,设计了TigerSharc系列DSP管理芯 片,一方面降低了TigerSharc系列DSP芯片的使用难度,另一方面提高了TigerSharc系列DSP 芯片的启动速度和稳定性。

本发明可以有效的管理多片TigerSharc系列DSP的启动。降低TigerSharc系列DSP的使 用难度。相对外部系统而言,可以通过PCI、CAN、RS232、并行总线启动TigerSharc系列 DSP。为很多不兼容的系统提供和TigerSharc系列DSP的连接方案。

本发明具有看门狗功能,此功能可同时管理多片TigerSharc系列DSP,当某DSP运行异 常时,可复位DSP,并重新实现DSP的程序下载。

本发明提供了两种启动方式,一种是通过NORFlash芯片启动,这种方式直接将程序存 储到NORFlash芯片中,仅仅需要在启动程序更新的时候重新下载启动程序,不需要每次都 从外界读取启动程序;一种是通过外部总线直接接收启动程序,这种方式具有更高的保密性; 可通过管理单元设定启动方式,灵活多样。

附图说明

图1为本发明结构示意图。

图2为启动程序代码结构示意图。

图3为本发明Hostboot启动程序流程图。

具体实施方式

以下结合附图对本发明的具体实施方式进行进一步的描述。

如图1所示,TigerSharc系列DSP启动管理芯片是使用FPGA构件的启动管理芯片,包 括接口单元、双口RAM单元、管理单元及DSP下载管理单元。

接口单元包括PCI总线接口、CAN总线接口和RS232总线接口,均与管理单元及双口 RAM单元相连,通过PCI通讯模块、CAN通讯模块和RS232通讯模块提供多种形式的对外 部系统的接口。其中双口RAM作为临时接收代码使用,作为启动程序的临时存储单元。

管理单元经控制线连接至外部控制系统,还分别与双口RAM单元及DSP下载管理单元 相连;DSP下载管理单元经并行总线连接至至少一片TigerSharc系列DSP芯片,且TigerSharc 系列DSP芯片不超过8片,即一片启动管理芯片最多驱动8片DSP芯片。

还包括Flash驱动单元和NORFlash芯片;管理单元与Flash驱动单元相连;双口RAM 单元经Flash驱动单元连接至NORFlash芯片;NORFlash芯片经Flash驱动单元与DSP下载 管理单元通信。NORFlash芯片作为启动程序的存储芯片,用来存储下载的启动程序。

管理芯片的这种结构提供了两种启动程序到TigerSharc系列DSP芯片的启动程序通道, 一种是通过接口单元从外部下载启动程序,并经双口RAM和DSP下载管理单元传递到待启 动的TigerSharc系列DSP芯片,这种方式需要每次都从外部总线重新下载启动程序;一种是 直接将启动程序下载在NORFlash芯片中,每次直接从NORFlash芯片中读取启动程序,而 当启动程序更新时,重新将更新的启动程序下载到NORFlash芯片中,芯片启动时,直接从 NORFlash芯片中读取更新后的启动程序。可以通过管理单元控制选择下载启动程序的方式 和通路。

系统还包括还包括看门狗管理电路,分别与每个TigerSharc系列DSP芯片相接,实现多 片DSP的看门狗管理和监控。DSP通过外部总线访问管理芯片中看门狗管理电路的寄存器, 当DSP工作异常时,可复位DSP并重新实现程序的重新下载。

采用TigerSharc系列DSP启动管理芯片进行TigerSharc系列DSP启动管理的方法,需要 先经管理单元选择启动模式;

管理单元控制选择经接口单元下载DSP启动程序,或选择经NORFlash芯片启动或经外 部总线启动;

若选择经NORFlash芯片启动,DSP启动程序存储到NORFlash芯片中,TigerSharc系 列DSP芯片经DSP下载管理模块读取TigerSharc系列DSP芯片中的启动程序;

若选择经外部总线启动,DSP启动程序经双口RAM、DSP下载管理单元传递到TigerSharc 系列DSP芯片。

如图2所示,DSP启动程序包括代码段部分和256words的Bootloader部分,代码段部 分包括顺次首尾相接的N段代码段,N的数量与TigerSharc系列DSP芯片的数量相同,每段 代码段中包含代码段所属TigerSharc系列DSP芯片的ID信息、代码段存放的地址信息和代 码信息。

以启动管理芯片同时驱动8片TigerSharc系列DSP芯片为例,代码段部分包括8段代码 段,DSP1代码段、DSP2代码段……DSP8代码段。每个代码段的具体结构为:

如图2所示,非零代码段包含:(1)非零代码段标头信息,(2)非零代码段的存放地址, (3)非零代码段的内容。其中非零代码段标头信息包含:(1)本代码段标识类别信息(非零 代码段、零代码段、最终代码段),(2)非零代码段所属的DSP的ID号(即TigerSharc系列 DSP1、TigerSharc系列DSP2……TigerSharc系列DSP8),(3)本非零代码段的内容长度。

零代码段包含:(1)零代码段标头信息,(2)零代码段的存放地址。其中零代码段标头 信息包含:(1)本代码段标识类别信息(非零代码段、零代码段、最终代码段),(2)零代码 段所属的DSP的ID号,(3)本零代码段的内容长度。

最终代码段包含:(1)最终代码段标头信息,(2)最终代码段的存放地址,(3)最终代 码段的内容。其中最终代码段标头信息包含:(1)本代码段标识类别信息(非零代码段、零 代码段、最终代码段),(2)最终代码段所属的DSP的ID号。(3)256words的最终代码信息。

将该启动管理芯片用于TigerSharc系列DSP芯片启动管理的方法流程如图3所示:

将Bootloader部分写入TigerSharc系列DSP芯片的AutoDAM地址;

读取代码段中TigerSharc系列DSP芯片的ID信息;代码段标头信息包括:1、DSP的 ID信息;2、代码段的属性(非零代码段、零代码段或者最终代码段);3代码段的长度。

判断代码段中DSP芯片的ID信息是否与当前下载该程序的TigerSharc系列DSP芯片的 ID号相等,即代码段N是否与TigerSharc系列DSPN相匹配;若不相等则顺序向下读取下 一段代码段,直至代码段中包含的DSP的ID号与当前下载该程序的TigerSharc系列DSP的 ID号相等;若相等,则判断本段代码段是否为最终代码段;

若本代码段非最终代码段,根据本代码段的大小信息和地址信息,使用1级流水写入的 方式,通过DSP并行总线,将本代码段内容写入相应的DSP内存中。

若本代码段是最终代码段,则将最终代码段写入DSP内存中;下载启动程序。

Bootloader部分写入后,延时10μs再执行读取代码段标头信息的流程;最终代码段写入 DSP内存的流程为首先写入开头5个Words,延时10μs,再写入剩下的252Words。

改进的Hostboot是将TigerSharc系列DSP的流水线机制应用于标准Hostboot过程中。 在代码段下载过程中,使用流水线写入机制代替AutoDMA的写入机制。由于TigerSharc系 列DSP采用公用的外总线设计,并且片内内存可以通过外总线读写。使用1级流水线写入具 有很高的写入速度,在一个DSP时钟周期可以完成一个Word的写入。这种方式相对于 AutoDMA模式而言极大得减少了代码内容的写入时间,因而降低了整个程序的下载时间。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号