取决于模式而可动态配置以选择分配至全部或是一个组的多模式组相联高速缓存存储器

摘要

一种高速缓存存储器具有一个2^N组的数组而每一组具有多个卷标且每一卷标为X比特以及2^W路。一个输入端接收一个为Q比特的内存地址[(Q-1):0]，其具有卷标内存地址[(Q-1):(Q-X)]以及索引内存地址[(Q-X-1):J]。Q是至少为(N+J+X-1)的整数。组选取逻辑使用索引以及卷标的最低有效比特选取一个组，比较逻辑把卷标中除了最低有效比特之外的所有比特对照于所选取组中的每一卷标中除了最低有效比特之外的所有比特，并且若对照结果为匹配则标示为命中，若反之，则当操作在第一模式之下的时候分配逻辑分配至所选取组的任一2^W路，且当操作在第二模式之下的时候分配至所选取组的2^W路的一个子组。所述的子组由卷标的比特限定。