一种带反偏置纳米结的场致电子发射器件结构

摘要

本发明公开了一种带反偏置纳米结的场致电子发射器件结构，该器件结构由发射体和电极构成；所述发射体由两段一维纳米材料组成，其一段为用于发射电子的N型掺杂半导体，另一段为P型掺杂半导体，或者是能与所述N型掺杂半导体形成肖特基接触的金属；所述两段一维纳米材料接触形成PN结或肖特基结，所述PN结或肖特基结突出于衬底表面；该器件结构的反偏置纳米结具有限流效应，可抑制场发射电流波动，同时电极施加的电场在纳米结结区的贯穿效应使纳米结的电阻随电场的增大而减小，提高发射体的耐压（耐流）能力，改善器件的可靠性并减弱由于结电阻压降而导致的驱动电压过高及功耗过大的问题，且有利于提高阵列中发射体场发射特性的均匀性。

说明书

技术领域

本发明涉及纳米电子器件技术领域，更具体地，涉及一种带反偏置纳米结的场致电子发射器件结构。

背景技术

场致发射电子源阵列在平板显示器、并行电子束光刻、微型X射线源上具有潜在应用。目前在研究的电子源材料主要包括半导体纳米尖锥及纳米线、金属纳米尖锥及纳米线、碳基材料（碳纳米管\石墨烯）、金属氧化物纳米线。由于电子源阵列中发射体的几何形貌和表面电子结构存在差异，这分别造成发射端面的局域电场强度和功函数不同，阵列中发射体的场发射特性一致性较差。阵列中的发射体为并联排布，在相同外加电压的作用下，阵列中仅有部分性能优异的发射体参与发射，使阵列总的电流强度难以有效提升。此外，场致发射电子源普遍存在一定的电流波动。

为了克服上述问题，目前所采用的技术方法是将发射体与电阻或场效应管串联。串联电阻的目的是利用电阻的分压形成负反馈，抑制瞬时大电流脉冲，减小发射电流的波动。由于串联电阻对发射电流较大的发射体的分压作用更为明显，可一定程度提高阵列中发射体特性的均匀性。然而，起有效分压的电阻的阻值通常达到兆欧量级，且阻值无法动态调节，其分压效果导致电子源的驱动电压上升，发射电流难以提升，功耗增加；也为驱动电路的设计带来困难。

而串联场效应管的目的是利用场效应管的恒流区特性，抑制场发射电流的波动，提高阵列中发射体的场发射特性的一致性；也可通过栅压改变沟道电阻，实现有源控制。然而，场效应管在恒流区的电阻随着源漏电压的增大而增大，其作用类似于串联一个阻值随着外加电压增大的可变电阻。在场发射电流增大过程中，场效应管上的分压会显著增大；此效应和串联电阻相似，也会导致电子源的驱动电压上升，功耗增加等问题。而且，场效应管器件的制作工艺也较为复杂，制备成本较高。

除上述两种方法外，也有研究者提出利用PN结反偏置时的限流区特性，来抑制场发射电流的波动，提高阵列中发射体的可靠性并改善反射体之间的场发射特性的一致性。但是现有的器件结构中，PN结位于衬底表面，外加电场难以对结区形成贯穿效应，这种PN结在限流区的阻值是固定的，和串联电阻相似；若PN结阻值过小，则难以达到有效的抑制场发射电流波动的效果，若PN结阻值过大，则其分压效果会导致电子源的驱动电压上升，发射电流难以提升，功耗增加。

发明内容

本发明提供解决上述技术问题的方法，即提供一种带反偏置纳米结的场致电子发射器件结构。

本发明同时提供上述带反偏置纳米结的场致电子发射器件结构的制备方法。本发明的目的是通过以下技术方案予以实现的：

一种带反偏置纳米结的场致电子发射器件结构，该器件结构由发射体和电极构成；所述发射体由两段一维纳米材料组成，其一段为用于发射电子的N型掺杂半导体，另一段为P型掺杂半导体，或者是能与所述N型掺杂半导体形成肖特基接触的金属；所述两段一维纳米材料接触形成PN结或肖特基结，所述PN结或肖特基结突出于衬底表面。

这里必须保证该PN结或者肖特基结必须突出衬底表面，不能与衬底表面齐平或低于衬底表面。

该器件结构在工作时，纳米结处于反偏置状态，电极施加电压形成的电场既可诱导发射体顶端发射电子，又可贯穿纳米发射体上纳米结所在位置（纳米结区）的表面。这种贯穿作用使纳米结外表面附近的势垒区收窄，电子隧穿通过纳米结的几率增大，结电阻减小。随着电极上施加的电压的增大，电场对结区的贯穿作用增强，电子隧穿通过纳米结的几率增加，结电阻进一步减小。在场发射电流增大过程中，结区压降增加缓慢或减小，场发射电流-电场(I-E)特性曲线仍可保持陡直。同时，由于结电阻的降低，在结区产生的焦耳热不会随电流的增大而快速地上升。和串联电阻、场效应管或与衬底表面齐平的PN结对比，这种器件结构既可以抑制场发射电流的波动，又可以提高发射体的耐压（耐流）能力，增加器件的可靠性，同时还能减弱由于结电阻压降过大而导致的发射体场发射驱动电压过高及功耗过大问题，且有利于提高阵列中发射体场发射特性的均匀性。

优选地，所述一维纳米材料的直径小于200nm，PN结或肖特基结外表面电场强度大于10⁷V/m，从而在PN结或肖特基结外表面形成较强的电场贯穿效果，对纳米结的电子输运特性具有增强作用。

为了在PN结或肖特基结外表面获得强度大于10⁷V/m的电场，需要对发射体与电极的相对位置进行设计，优选地，所述电极由单个电极或多个电极组成。

更优选地，当所述电极是一个阳极时，所述阳极位于发射体的正上方；当所述电极含有一个阳极和一个栅极时，所述阳极位于发射体的正上方，所述栅极位于阳极和衬底表面之间，此时对阳极和栅极共同施加电压；当所述电极含有一个阳极、一个第一栅极，一个第二栅极时，所述阳极位于发射体的正上方，所述第二栅极位于PN结或肖特基结所在位置的水平线上，所述第一栅极位于阳极和第二栅极之间，此时对阳极、第一栅极和第二栅极共同施加电压。

为了使PN结或肖特基结外表面的电场对结区具有有效的电场贯穿效应及避免纳米结被击穿，对所述PN结或肖特基结的位置有要求；优选地，所述PN结或肖特基结的位置突出于衬底表面，具体处于发射体尖端10nm以下，发射体高度的1/2处以上（500nm～2μm间可调，如1.2μm）的1/2处之间。

本发明所涉及的带反偏置纳米结的场致电子发射器件结构，如果纳米结为PN结，所述N型掺杂半导体的掺杂浓度在10¹⁴cm^-3～10¹⁸cm^-3之间，使电场在N型区有一定的贯穿深度。所述P型掺杂半导体的掺杂浓度在10¹⁹cm^-3～10²¹cm^-3之间；P型掺杂半导体的掺杂浓度大于所述N型掺杂半导体的掺杂浓度的10倍以上。由于P型半导体掺杂浓度远大于N型半导体，电场贯穿作用对正电荷区（P型半导体一侧）的影响比对负电荷区（N型半导体一侧）的影响显著，从而导致势垒区在纳米结区外表面附近收窄，电子的隧穿几率增强。

如果纳米结为肖特基结，要求能与所述N型掺杂半导体形成肖特基接触的金属的费米能级与所述N型掺杂半导体费米能级的差值大于0.4eV，例如在0.4eV～1.0eV之间，才能在N型半导体区形成一定宽度的势垒区，电场贯穿效应才能对势垒区形成有效的作用。

本发明还提供所述带反偏置纳米结的场致电子发射器件结构的制备方法，包括以下步骤：

S1.在P型掺杂半导体或能与所述N型掺杂半导体形成肖特基结的金属材料上制备直立取向的一维N型掺杂半导体纳米结构，所述一维N型掺杂半导体纳米结构的高度为300nm～1μm；

S2.以制备的一维N型掺杂半导体纳米结构为掩模，使用等离子体或化学溶液刻蚀S1所述的P型掺杂半导体或者金属材料，制备高度为200～800nm的P型半导体或金属一维纳米结构，获得带反偏置纳米结的场致电子发射器件结构的发射体；

S3.利用微加工工艺方法集成栅极，并组装阳极，制备出带反偏置纳米结的场致电子发射器件结构。

所述的带反偏置纳米结的场致电子发射器件结构的制备方法，还可以包括以下步骤：

S1.选用表面覆盖有厚度为300nm～1μm的N型掺杂半导体薄膜的P型掺杂半导体衬底或金属衬底，在表面制备出直径为100～200nm的掩模或掩模阵列；

S2.利用等离子体或化学溶液刻蚀S1所述的N型掺杂半导体薄膜及P型掺杂半导体衬底或金属衬底，获得带反偏置纳米结的场致电子发射器件结构的发射体；

S3.利用微加工工艺方法集成栅极，并组装阳极，制备出带反偏置纳米结的场致电子发射器件结构。

所述的带反偏置纳米结的场致电子发射器件结构的制备方法还可以包括以下步骤：

S1.在导电材料上，直接生长P型掺杂半导体一维纳米结构或能与所述N型掺杂半导体形成肖特基结的一维金属纳米结构；

S2.在所制备的一维纳米结构顶端定位生长N型掺杂半导体一维纳米结构，制备出带反偏置纳米结的场致电子发射器件结构的发射体；

S3.利用微加工工艺方法集成栅极，并组装阳极，制备出带反偏置纳米结的场致电子发射器件结构。

与现有技术相比，本发明具有以下有益效果：

本发明提供了一种带反偏置纳米结的场致电子发射器件结构，该器件结构由发射体和电极构成；所述发射体由两段一维纳米材料组成，其一段为用于发射电子的N型掺杂半导体，另一段为P型掺杂半导体，或者是能与所述N型掺杂半导体形成肖特基接触的金属；所述两段一维纳米材料接触形成PN结或肖特基结，所述PN结或肖特基结突出于衬底表面；所述器件结构在工作时，纳米结处于反偏状态；电极施加的电压所形成的电场既可诱导发射端电子发射，又可贯穿纳米发射体上纳米结所在位置（纳米结区）的表面，提高电子隧穿通过纳米结的几率。随着电极上施加的电压的增大，电场对结区的贯穿作用增强，电子的隧穿几率增加，结电阻减小。在场发射电流增大过程中，结区压降增加缓慢，甚至有可能不增加或减小。同时，由于结电阻的降低，在结区产生的焦耳热不会随电流的增大而快速地上升。上述器件结构与串联电阻、场效应管或与衬底表面齐平的PN结所起作用的效果，它不仅具有抑制场发射电流波动的优点，还可以提高发射体的耐压（耐流）能力，增加器件工作的可靠性，同时还能减弱由于结电阻压降过大而导致的发射体场发射驱动电压过高及功耗过大问题，且有利于提高阵列中发射体场发射特性的均匀性。

附图说明

图1为带反偏置纳米结的场致电子发射器件的示意图；其中，图1(a)为组装了阳极的带反偏置纳米结的场致电子发射器件的示意图，器件由一个电极（阳极）和发射体组成；图1(b)为集成了阳极和栅极的带反偏置纳米结的场致电子发射器件的示意图，器件由两个电极（阳极和栅极）和发射体共同组成；图1(c)为多极结构的带反偏置纳米结的场致电子发射器件的示意图，器件由三个电极（阳极、栅极和第二栅极）和发射体共同组成；其中1为衬底，2为P型掺杂半导体或金属（一维纳米材料）(半导体选择硅的话，可简写为p-Si，若是N型掺杂硅，则简写为n-Si)，3为N型掺杂半导体或金属（一维纳米材料）(N型掺杂半导体选择氧化锌的话，可简写为n-ZnO)，4为阳极，5为栅极，6为第二栅极。

图2为由p-Si/n-ZnO发射体阵列(500×500)及n-Si/n-ZnO发射体阵列(500×500)和阳极组成的器件结构的场发射电流-电场(I-E)特性曲线。

图3为由p-Si/n-ZnO阵列发射体(500×500)和阳极组成的器件结构在外加电场为84.8MV/m时，及由n-Si/n-ZnO阵列发射体(500×500)和阳极组成的器件结构在外加电场为83.5MV/m时的场发射电流随时间变化的曲线；其中由p-Si/n-ZnO阵列发射体和阳极组成的器件结构的场发射电流波动仅为±2.4%，而由n-Si/n-ZnO阵列发射体和阳极组成的器件结构的场发射电流波动为±14.8%。

图4为由p-Si/n-ZnO阵列(500×500)发射体和阳极组成的器件结构经过场发射测试后的典型SEM图，从图中可以看出只有少数的纳米发射体被损坏。

图5为由n-Si/n-ZnO阵列(500×500)发射体和阳极组成的器件结构经过场发射测试后的典型SEM图，从图中可以看出绝大部分的纳米发射体已损坏。

具体实施方式

下面通过说明书附图和具体实施例对本发明做进一步的说明，但本发明并不限于下面特定例子。

实施例1

带反偏置纳米结的场致电子发射器件结构(单电极，发射体：p-Si/n-ZnO)的制备，包括以下步骤：

S1.在P型掺杂(10¹⁹cm^-3)硅片上，利用磁控溅射沉积系统在其表面沉积厚度为20～50nm的Zn种子层；

S2.旋涂厚度约为500～650nm的电子束光刻胶(PMMA)；

S3.利用电子束曝光系统对电子束光刻胶进行直写；

S4.对曝光后的样品进行显影，得到间距为4μm的PMMA纳米孔洞阵列模板，孔洞直径小于200nm；

S5.利用水热法(Zn²⁺0.005mol/L，80℃，18h)在微孔中生长出垂直于衬底的ZnO一维纳米结构，生长ZnO的方法参照申请号为200710032889.1的专利）；

S6.利用超声震断去除微孔孔洞外的ZnO，最终得到的一维纳米结构的高度约为500～650nm（如图1(a)中3所示）；

S7.以ZnO一维纳米结构为掩模，使用等离子体刻蚀系统(ICP)干法刻蚀p-Si衬底，通过对刻蚀时间的控制(1min～3min)，得到高度在200nm～1μm间可控的一维Si纳米结构（如图1(a)中2所示），从而获得p-Si/n-ZnO纳米发射体，所制备的发射体中纳米结位于衬底表面上方200nm～1μm处；

S8.将电极（阳极）组装在发射体的正上方，从而得到二极结构的p-Si/n-ZnO场致电子发射器件结构。

我们利用上述工艺分别制备了n-Si/n-ZnO及p-Si/n-ZnO的纳米电子发射阵列（500×500）器件结构（纳米结距离衬底表面550nm），采用表面镀有ITO的玻璃作为阳极，对器件结构的场发射特性进行测试。所测试的阵列中发射体之间的间距为4μm，阴极和阳极间利用厚度为42μm的陶瓷片进行隔离。图2是上述两种器件结构对应的三组场发射电流-电场(I-E)特性曲线，从图中可以看出，两种器件结构的场发射的I-E特性曲线重复性都较好，且p-Si/n-ZnO发射体阵列能实现更大的场发射电流。而图3是p-Si/n-ZnO及n-Si/n-ZnO这两个阵列在外加电场分别为84.8MV/m及83.5MV/m时，场发射电流随时间的波动曲线。从图中可以看出，p-Si/n-ZnO纳米电子发射器件结构阵列的场发射电流波动较小，为±2.4%，场发射电流平稳；而n-Si/n-ZnO纳米电子发射器件结构阵列的场发射电流波动较大，为±14.8%。图4为p-Si/n-ZnO纳米电子发射器件结构阵列经过场发射测试后的典型SEM图，从图中可以看出，阵列中纳米发射体只有少数被损坏。图5为n-Si/n-ZnO纳米电子发射器件结构阵列经过场发射测试后的典型SEM图，从图中可以看出，阵列中大部分纳米发射体已损坏。

实施例2

带反偏置纳米结的场致电子发射器件结构(单电极，发射体：p-Si/n-Si)的制备，包括以下步骤：

S1.选用表面具有厚度为300nm～1μm的N型掺杂(10¹⁴cm^-3～10¹⁸cm^-3)硅半导体的P型掺杂(10¹⁹cm^-3～10²¹cm^-3)硅半导体衬底，利用薄膜沉积系统在其表面沉积厚度约为50nm的金属Cr层；

S2.旋涂厚度约为400nm的负性电子束光刻胶(AR-N7520.18)；

S3.利用电子束光刻系统对光刻胶进行图形曝光；

S4.采用体积比为4：1的四甲基氢氧化铵(TMAH)和去离子水混合溶液对曝光后的样品进行显影，得到直径为100～200nm的光刻胶点阵图案；

S5.以光刻胶点阵图案为掩模，利用ICP刻蚀将光刻胶图形转移至金属层，在表面制备出直径为100～200nm的金属点阵；

S6.以金属图形为掩模，ICP刻蚀N型掺杂硅薄膜及P型掺杂硅衬底，通过对刻蚀时间的调节，可控制一维纳米结构的高度在500nm～2μm之间；

S7.在氧气的气氛中，900℃热氧化90min；

S8.利用HF溶液刻蚀去除表面的SiO₂及附着在SiO₂表面的金属Cr，获得p-Si/n-Si纳米发射体，所制备的纳米发射体上的纳米结位于衬底表面上方200nm～1μm处；

S9.将电极（阳极）组装在发射体的正上方，制备单电极的p-Si/n-Si场致电子发射器件结构。

实施例3

实验方法同实施例1或2，唯一不同的是将氧化锌替换为N型掺杂的二氧化锡、三氧化二铁、氧化钛、氧化钨等金属氧化物或氮化镓、磷化铟等材料中的任一种。

实施例4

实验方法同实施例1或2，唯一不同的是将P型掺杂的一维硅纳米结构替换为镍、铂、金、银等金属一维纳米结构或P型掺杂的氮化镓等半导体一维纳米结构中的任一种。

实施例5

带反偏置纳米结的场致电子发射器件结构(双两电极，发射体：p-Si/n-ZnO)的制备，包括以下步骤：

S1.在实施例1，S7制备得到的p-Si/n-ZnO发射体的基础上，利用等离子体增强化学气相沉积系统(PECVD)在发射体表面沉积一层厚度约为20～50nm的非晶硅；

S2.利用PECVD沉积厚度为800～1000nm的SiO₂，作为绝缘层；

S3.利用磁控溅射沉积系统沉积厚度约为200nm的金属Cr层；

S4.旋涂厚度约为2.4μm的光学光刻胶（苏州瑞红）；

S5.利用等离子刻蚀系统对光学光刻胶进行刻蚀，使其厚度剩余约100nm；

S6.利用质量比为3：5：20的高氯酸、硝酸铈铵、去离子水混合溶液对金属Cr进行刻蚀，刻蚀时间为90s，去除未被光刻胶覆盖的金属Cr；

S7.将样品放入丙酮溶液中超声清洗5min，去除剩余的光刻胶；

S8.利用体积比为10：1的去离子水和HF酸的混合溶液对SiO₂进行刻蚀，刻蚀时间为65s；ZnO一维纳米结构被非晶硅覆盖，不和HF溶液接触，因此不受刻蚀；

S9.利用ICP刻蚀去除ZnO一维纳米结构表面的非晶硅；

S10.将电极（阳极）组装在此结构的正上方，从而制备出具有双电极的p-Si/n-ZnO场致电子发射器件结构，如图1(b)所示。

实施例6

实验方法同实施例5，唯一不同的是将氧化锌替换为N型掺杂的二氧化锡、三氧化二铁、氧化钛、氧化钨等金属氧化物或硅、氮化镓、磷化铟等材料中的任一种。

实施例7

实验方法同实施例5，唯一不同的是将P型掺杂的硅一维纳米结构替换为镍、铂、金、银等金属一维纳米结构或P型掺杂的氮化镓等半导体的一维纳米结构中的任一种。

实施例8

带反偏置纳米结的场致电子发射器件结构(三个电极，发射体：p-Si/n-ZnO)的制备，包括以下步骤：

S1.在实施例1，S7制备得到的p-Si/n-ZnO纳米发射体的基础上，利用薄膜沉积系统在发射体表面沉积一层厚度约为20～50nm的非晶硅；

S2.利用PECVD沉积厚度为500～600nm的SiO₂层，作为绝缘层；

S3.利用磁控溅射系统沉积厚度约为200nm的金属Cr层；

S4.旋涂厚度约为2.4μm的光学光刻胶（苏州瑞红）；

S5.利用ICP刻蚀系统对光刻胶进行刻蚀，使其厚度剩余约100nm；

S6.利用质量比为3：5：20的高氯酸、硝酸铈铵、去离子水混合溶液对金属Cr进行刻蚀，刻蚀时间为90s，去除未被光刻胶覆盖的金属Cr；

S7.将样品放入丙酮溶液中超声清洗5min，去除剩余的光刻胶；

S8.重复步骤S2～S7；

S9.利用体积比为10：1的去离子水和HF酸的混合溶液对SiO₂进行刻蚀，刻蚀时间为65s，此时由于ZnO一维纳米结构被非晶硅覆盖，不和HF溶液接触，因此不受刻蚀；

S10.利用ICP刻蚀去除ZnO一维纳米结构表面的非晶硅；

S11.将电极（阳极）组装在此结构的正上方，制备出具有三个电极的p-Si/n-ZnO场致电子发射器件结构，如图1(c)所示。

实施例9

实验方法同实施例8，唯一不同的是将氧化锌替换为N型掺杂的二氧化锡、三氧化二铁、氧化钛、氧化钨等金属氧化物或硅、氮化镓、磷化铟等材料中的任一种。

实施例10

实验方法同实施例8，唯一不同的是将P型掺杂的硅一维纳米结构替换为镍、铂、金、银等金属一维纳米结构或P型掺杂的氮化镓等半导体一维纳米结构中的任一种。