一种应用于近阈值SAR ADC的二进制电容阵列及其低功耗开关方法

摘要

本发明公开了一种应用于近阈值SAR？ADC的二进制电容阵列及其低功耗开关方法，通过对其核心模块DAC电容阵列的特殊构建并结合所提出的新的开关算法，能够大大降低SAR？ADC转换过程中DAC部分的功耗。该算法只采用两个参考电平，适用于近阈值电压下的SAR？ADC设计。通过灵活运用联合、分裂和浮置的电容开关技术，电容阵列的总面积与普通两电平电容开关技术所需要的电容阵列面积相比，减少50％。

说明书

技术领域

本发明涉及一种应用于近阈值SARADC的二进制电容阵列及其低功耗开关方法， 属于SARADC的电容型DAC技术。

背景技术

低电压低功耗模拟数字转换器是移动设备、手持医疗诊断设备和无线传感器等场合 的重要组成部分。这些应用的体积和使用时间均受限于供电的电池。SARADC相比于 其他的ADC的一个突出的优点是低功耗，特别是在低电压甚至近阈值电压下，功耗可 以做得更低。电容型DAC是SARADC中一个最重要的模块，其在转换工程的功耗在 整个SARADC功耗中占有很大的比例。近些年来，人们的很多研究都在着力于降低该 部分的功耗。通过优化DAC的电容开关算法，可以大大降低DAC的功耗。在已有的研 究中，三电平的开关算法具有很大的优势，由于第三参考电平(一般为)的引入， 开关算法会更加灵活，开关能量利用率会更高。但是第三电平的引入，在一定程度上是 将DAC的开关功耗转移到基准电压源上。而且，在近阈值SARADC设计时，第三电 平非常难做，这样第三电平的引入显得得不偿失。所以，在近阈值SARADC设计时， 尽量避免第三电平的引入，而且需要尽量降低电容开关的功耗。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种应用于近阈值SAR ADC的二进制电容阵列及其低功耗开关方法，在开关能量损耗、电容面积以及DAC的 线性度等方面相对于现有的两电平开关技术具有很高的优势，相对于三电平开关技术也 具有一定的优势。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种应用于近阈值SARADC的二进制电容阵列，对N比特的SARADC，整个电 容阵列分为正负两端相等的两个电容阵列，每个电容阵列包括一个最高位电容C_N-3、 N-4个高位电容、一个最低位电容C_u和一个dummy电容C_D，除最高位电容C_N-3、最 低位电容C_u和dummy电容C_D外，其余每个高位电容均由两个相等的电容组成，并且这 两个电容在数值上均等于该高位电容的次高位电容；具体为：

①最高位电容C_N-3

最高位电容C_N-3先分裂为两个电容C'_N-4,1和C'_N-4,2，C'_N-4,1和C'_N-4,2在数值上等于次高 位电容C_N-4，即C'_N-4,1＝C'_N-4,2＝C_N-4；电容C'_N-4,1和C'_N-4,2再别分裂为两个电容C'_N-5,1和 C'_N-5,2，C'_N-5,1和C'_N-5,2在数值上等于第三高位电容C_N-5，即C'_N-5,1＝C'_N-5,2＝C_N-5；因此， 最高位电容C_N-3的公式表达形式如下：

即：

②次高位电容C_N-4到第N-3高位电容C₁

高位电容C_i分裂为两个电容C'_i-1,1和C'_i-1,2，C'_i-1,1和C'_i-1,2在数值上等于次高位电容 C_i-1，即C'_i-1,1＝C'_i-1,2＝C_i-1；因此，次高位电容C_N-4到第N-3高位电容C₁的公式表达形 式如下：

C_i＝C'_i-1,1+C'_i-1,2，N-4≥i≥1

举例说明：

次高位电容C_N-4：C_N-4＝C'_N-5,1+C'_N-5,2，C'_N-5,1＝C'_N-5,2＝C_N-5

第三高位电容C_N-5：C_N-5＝C'_N-6,1+C'_N-6,2，C'_N-6,1＝C'_N-6,2＝C_N-6

第四高位电容C_N-6：C_N-6＝C'_N-7,1+C'_N-7,2，C'_N-7,1＝C'_N-7,2＝C_N-7

……

第N-4高位电容C₂：C₂＝C'_1,1+C'_1,2，C'_1,1＝C'_1,2＝C₁

第N-3高位电容C₁：C₁＝C'_0,1+C'_0,2，C'_0,1＝C'_0,2＝C₀

④最低位电容C_u和一个dummy电容C_D

最低位电容C_u和dummy电容C_D均为单位电容，且C_u＝C_D＝C₀；

每个电容阵列中，电容C'_i-1,1的参考电平复位状态与电容C'_i-1,2的参考电平复位状态的 连接方式相反，即电容C'_i-1,1的下极板连接参考电压V_ref，电容C'_i-1,2的下极板连接GND； 两个电容阵列中，除最低位电容C_u和dummy电容C_D外，其余电容的连接方式相同，正 端的最低位电容C_u在参考电平复位状态时下极板连接参考电压V_ref，正端的dummy电容 C_D在参考电平复位状态时下极板连接GND，负端的最低位电容C_u在参考电平复位状态 时下极板连接GND，负端的dummy电容C_D在参考电平复位状态时下极板连接参考电压 V_ref。

对于一个输入信号，经过N比特的SARADC的二进制转换后，得到D_ND_N-1…D₂D₁的数字码，包括如下步骤：

步骤一：采样阶段

每个电容阵列中，电容C'_i-1,1的参考电平复位状态与电容C'_i-1,2的参考电平复位状态的 连接方式相反，即电容C'_i-1,1的下极板连接参考电压V_ref，电容C'_i-1,2的下极板连接GND； 两个电容阵列中，除最低位电容C_u和dummy电容C_D外，其余电容的连接方式相同，正 端的最低位电容C_u在参考电平复位状态时下极板连接参考电压V_ref，正端的dummy电容 C_D在参考电平复位状态时下极板连接GND，负端的最低位电容C_u在参考电平复位状态 时下极板连接GND，负端的dummy电容C_D在参考电平复位状态时下极板连接参考电压 V_ref；

两个电容阵列中，电容的上极板参与电压采样：正端电容阵列中所有电容的上极板 连接采样电压V_ip，负端电容阵列中所有电容的上极板连接采样电压V_in；

步骤二：转换阶段，确定D_N、D_N-1与D_N-2位

(21)首先确定D_N、D_N-1与D_N-2位，需要用到三组次高位电容，分别记为第一组 次高位电容、第二组次高位电容和第三组次高位电容，其中两组次高位电容组成最高位 电容；对正端电压V_ip和负端电压V_in直接进行一次比较，结果记为D_N，对得到的D_N进 行分情况讨论：

情况一：若D_N＝1，则将正端的第一组次高位电容的分裂电容C'_N-5,1下极板从V_ref转 到GND，将负端的第一组次高位电容的分裂电容C'_N-5,2下极板从GND转到V_ref，这样整 个DAC的差分电压将减少记为V_diff,1，再次对正端电压V_ip和负端电压V_in进行一 次比较，结果记为A₁；

情况二：若D_N＝0，则将正端的第一组次高位电容的分裂电容C'_N-5,2下极板从GND转 到V_ref，将负端的第一组次高位电容的分裂电容C'_N-5,1下极板从V_ref转到GND，这样整个 DAC的差分电压将增加记为V_diff,1，再次对正端电压V_ip和负端电压V_in进行一次比 较，结果记为A₁；

(22)对得到的D_N和A₁进行分情况讨论：

情况三：若D_N≠A₁，则直接确定D_N-1＝A₁，D_N-2＝A₁；此时整个DAC的差分电压记 为V_diff,3，比较器的结果为A₁，转入步骤三；

情况四：若D_N＝A₁＝1，将正端的第二组次高位电容的分裂电容C'_N-5,1下极板从V_ref转 到GND，将负端的第二组次高位电容的分裂电容C'_N-5,2下极板从GND转到V_ref，这样整 个DAC的差分电压将减少记为V_diff,2，再次对正端电压V_ip和负端电压V_in进行一 次比较，结果记为A₂；

情况五：若D_N＝A₁＝0，将正端的第二组次高位电容的分裂电容C'_N-5,2下极板从GND 转到V_ref，将负端的第二组次高位电容的分裂电容C'_N-5,1下极板从V_ref转到GND，这样整 个DAC的差分电压将增加记为V_diff,2，再次对正端电压V_ip和负端电压V_in进行一 次比较，结果记为A₂；

(23)对得到的A₁和A₂进行分情况讨论：

情况六：若A₁≠A₂，则直接确定D_N-1＝A₂，D_N-2＝A₁；此时整个DAC的差分电压记 为V_diff,3，比较器的结果为A₂，转入步骤三；

情况七：若A₁＝A₂＝1，将正端的第三组次高位电容的分裂电容C'_N-5,1下极板从V_ref转 到GND，将负端的第三组次高位电容的分裂电容C'_N-5,2下极板从GND转到V_ref，这样整 个DAC的差分电压将减少记为V_diff,3，再次对正端电压V_ip和负端电压V_in进行一 次比较，结果记为A₃；确定D_N-1＝A₁＝A₂，D_N-2＝A₃，比较器的结果为A₃，转入步骤三；

情况八：若A₁＝A₂＝0，将正端的第三组次高位电容的分裂电容C'_N-5,2下极板从GND 转到V_ref，将负端的第三组次高位电容的分裂电容C'_N-5,1下极板从V_ref转到GND，这样整 个DAC的差分电压将增加记为V_diff,3，再次对正端电压V_ip和负端电压V_in进行一 次比较，结果记为A₃；确定D_N-1＝A₁＝A₂，D_N-2＝A₃，比较器的结果为A₃，转入步骤三；

步骤三：转换阶段，确定D_N-3到D₃位

(31)根据比较器的结果，确定D_N-3

若比较器的结果为1，将正端的第三高位电容(MSB-2)的分裂电容C'_N-6,1下极板从 V_ref转到GND，将负端的第三高位电容的分裂电容C'_N-6,2下极板从GND转到V_ref，这样 整个DAC的差分电压将减少记为V_diff,4，再次对正端电压V_ip和负端电压V_in进行 一次比较，结果记为D_N-3；

若比较器的结果为0，将正端的第三高位电容的分裂电容C'_N-6,2下极板从GND转到 V_ref，将负端的第三高位电容的分裂电容C'_N-6,1下极板从V_ref转到GND，这样整个DAC 的差分电压将增加记为V_diff,4，再次对正端电压V_ip和负端电压V_in进行一次比较， 结果记为D_N-3；

(32)采用步骤(31)的方法，根据D_N-3，确定D_N-4

若比较器的结果为1，将正端的第四高位电容(MSB-3)的分裂电容C'_N-7,1下极板从 V_ref转到GND，将负端的第四高位电容的分裂电容C'_N-7,2下极板从GND转到V_ref，这样 整个DAC的差分电压将减少记为V_diff,5，再次对正端电压V_ip和负端电压V_in进行 一次比较，结果记为D_N-4；

若比较器的结果为0，将正端的第四高位电容的分裂电容C'_N-7,2下极板从GND转到 V_ref，将负端的第四高位电容的分裂电容C'_N-7,1下极板从V_ref转到GND，这样整个DAC 的差分电压将增加记为V_diff,5，再次对正端电压V_ip和负端电压V_in进行一次比较， 结果记为D_N-4；

(33)采用步骤(31)和(32)的方法，根据比较器的结果修改第三组次高位电容 次一级权重的分裂电容下极板的连接，确定D_N-5到D₃位；

步骤四：转换阶段，确定D₂到D₁位

(41)若D₃＝1，将正端和负端的最低位电容C_u的下极板进行短接形成联合电容， 由于之前的转换过程中，DAC的共模电压保持不变，所以短接后，正端和负 端的最低位电容C_u的下极板都变为V_cm，即整个DAC的差分电压将减少记为 V_diff,N-2；再次对正端电压V_ip和负端电压V_in进行一次比较，结果记为D₂；

若D₃＝0，将正端和负端的dummy电容C_D的下极板进行短接形成联合电容，由于之 前的转换过程中，DAC的共模电压保持不变，所以短接后，正端和负端的 dummy电容C_D的下极板都变为V_cm，即整个DAC的差分电压将增加记为 V_diff,N-2；再次对正端电压V_ip和负端电压V_in进行一次比较，结果记为D₂；

(42)若D₂＝1，将联合电容断开，原正端的联合电容下极板由联合状态变为连接 GND，原负端的联合电容下极板由联合状态变为浮置状态；这样整个DAC的差分电压 将减少记为V_diff,N-1；再次对正端电压V_ip和负端电压V_in进行一次比较，结果记 为D₁；

若D₂＝0，将联合电容断开，原正端的联合电容下极板由联合状态变为浮置状态， 原负端的联合电容下极板由联合状态变为连接GND；这样整个DAC的差分电压将增加 记为V_diff,N-1；再次对正端电压V_ip和负端电压V_in进行一次比较，结果记为D₁。

有益效果：本发明提供的应用于近阈值SARADC的二进制电容阵列的低功耗开关 方法，相对于现有技术，具有如下优点：1、在不引入第三参考电平的情况下，使用联 合电容、分裂电容与浮置电容技术，整个电容阵列的所需的电容大小与三电平开关技术 相同，大大节省了电容面积；2、通过正负端的电容共同操作，整个DAC的输出共模电 平变化在一个LSB以内，大大减小了比较器失配的变化，从而提高了SARADC的性能； 3、整个DAC电容的减少，缓解了由于电容之间的失配导致的DAC线性度的恶化，提 高SARADC的性能；4、本发明提出的应用于近阈值SARADC的低功耗开关算法，只 采用两个参考电平，实现了三电平开关技术的优点，特别适合SARADC在低电压甚至 近阈值电压下的设计。

附图说明

图1为本发明的提出的SARADC电容阵列结构图；

图2本发明应用于近阈值SARADC的低功耗电容开关操作流程图；

图3为本发明的5bitSARADC电容阵列结构图；

图4为本发明提出的应用于5bitSARADC的低功耗电容开关算法示意图；

图5为本发明提出的应用于5bitSARADC的低功耗电容开关算法的波形图；

图6为本发明提出的应用于10bitSARADC的低功耗电容开关算法的功耗分布图。

具体实施方式

下面结合附图对本发明作更进一步的说明。

本发明提供一种应用于近阈值SARADC的低功耗电容开关算法，希望电容型DAC 在转换过程中功耗尽可能小。图2为基于本发明的5bitSARADC电容阵列结构图，结 合该电容阵列进一步说明所提出的低功耗开关算法的工作过程。

图1为一个NbitSARADC的电容阵列图。从图中可以看出，对N比特的SARADC， 整个电容阵列分为正负两端相等的两个电容阵列，每个电容阵列包括一个最高位电容 C_N-3、N-4个高位电容、一个最低位电容C_u和一个dummy电容C_D，除最高位电容C_N-3、 最低位电容C_u和dummy电容C_D外，其余每个高位电容均由两个相等的电容组成，并且 这两个电容在数值上均等于该高位电容的次高位电容；具体为：

①最高位电容C_N-3

最高位电容C_N-3先分裂为两个电容C'_N-4,1和C'_N-4,2，C'_N-4,1和C'_N-4,2在数值上等于次高 位电容C_N-4，即C'_N-4,1＝C'_N-4,2＝C_N-4；电容C'_N-4,1和C'_N-4,2再别分裂为两个电容C'_N-5,1和 C'_N-5,2，C'_N-5,1和C'_N-5,2在数值上等于第三高位电容C_N-5，即C'_N-5,1＝C'_N-5,2＝C_N-5；因此， 最高位电容C_N-3的公式表达形式如下：

即：

②次高位电容C_N-4到第N-3高位电容C₁

高位电容C_i分裂为两个电容C'_i-1,1和C'_i-1,2，C'_i-1,1和C'_i-1,2在数值上等于次高位电容 C_i-1，即C'_i-1,1＝C'_i-1,2＝C_i-1；因此，次高位电容C_N-4到第N-3高位电容C₁的公式表达形 式如下：

C_i＝C'_i-1,1+C'_i-1,2，N-4≥i≥1

举例说明：

次高位电容C_N-4：C_N-4＝C'_N-5,1+C'_N-5,2，C'_N-5,1＝C'_N-5,2＝C_N-5

第三高位电容C_N-5：C_N-5＝C'_N-6,1+C'_N-6,2，C'_N-6,1＝C'_N-6,2＝C_N-6

第四高位电容C_N-6：C_N-6＝C'_N-7,1+C'_N-7,2，C'_N-7,1＝C'_N-7,2＝C_N-7

……

第N-4高位电容C₂：C₂＝C'_1,1+C'_1,2，C'_1,1＝C'_1,2＝C₁

第N-3高位电容C₁：C₁＝C'_0,1+C'_0,2，C'_0,1＝C'_0,2＝C₀

④最低位电容C_u和一个dummy电容C_D

最低位电容C_u和dummy电容C_D均为单位电容，且C_u＝C_D＝C₀；

每个电容阵列中，电容C'_i-1,1的参考电平复位状态与电容C'_i-1,2的参考电平复位状态的 连接方式相反，即电容C'_i-1,1的下极板连接参考电压V_ref，电容C'_i-1,2的下极板连接GND； 两个电容阵列中，除最低位电容C_u和dummy电容C_D外，其余电容的连接方式相同，正 端的最低位电容C_u在参考电平复位状态时下极板连接参考电压V_ref，正端的dummy电容 C_D在参考电平复位状态时下极板连接GND，负端的最低位电容C_u在参考电平复位状态 时下极板连接GND，负端的dummy电容C_D在参考电平复位状态时下极板连接参考电压 V_ref。

图2为应用于近阈值SARADC的低功耗电容开关操作流程图，图中给出的是 V_ip>V_in的一种情况，V_ip<V_in条件下的流程图与之类似，这里省略。

图3为一个5bitSARADC的电容阵列图，电容阵列为一个3bit的DAC，最高位由 两个权重为2的次高位电容组成权重为4的电容，整两个次高位电容又分裂为两个权重 为1的单位电容；次高位是权重为2的电容，分裂为两个单位电容；最低位电容C_u和 dummy电容C_D的权重为1。

图4为本发明提出的应用于5bitSARADC的低功耗电容开关算法实际转换示意图 (V_ip>V_in)。从图中可以看出整个算法的一个流程：

步骤一：采样阶段。正负两端电容阵列的下极板的状态为权利1所述的参考电平复 位状态。正负两端电容阵列的上极板参与电压采样：正端电容阵列上极板连接输入电压 V_ip，负端电容上极板连接输入电压V_in。

步骤二：转换阶段(确定D₅、D₄与D₃)。首先确定D₅、D₄与D₃位，需要用到三 组权重相等的电容，其中两组组合成最高位电容，另外一组作为次高位电容。对采样电 压V_ip和V_in直接进行第一次比较，得到最高位D₅。如果D₅为1，那么正端电容阵列的第 一组次高位电容的分裂电容C_0,1从V_ref接到GND，负端电容阵列的第一组次高位电容的 分裂电容C_0,2从GND接到V_ref。这样，整个DAC的差分电压V_diff,1将减小如果D₅为0，那么正端电容阵列的第一组次高位电容的分裂电容C_0,2从GND接到V_ref，负端电 容阵列的第一组次高位电容的分裂电容C_0,1从V_ref接到GND。这样，整个DAC的差分电 压V_diff,1将增加此时，比较器进行第二次比较，结果记为A₁。

对于上面得到的D₅和A₁，其值会直接影响到D₄和D₃的确定。

第一种情况：如果D₅与A₁不相等，即D₅＝1，A₁＝0或者D₅＝0，A₁＝1，那么就可以 直接确定D₄＝A₁，D₃＝A₁。整个DAC的差分电压记为V_diff,3，转入步骤三。

第二种情况：如果D₅与A₁相等，即D₅＝0，A₁＝0或者D₅＝1，A₁＝1，那么对第二组 次高位电容进行操作。如果A₁为1，那么正端电容阵列的第二组次高位电容的分裂电容 C_0,1从V_ref接到GND，负端电容阵列的第二组次高位电容的分裂电容C_0,2从GND接到 V_ref，DAC的差分电压V_diff,2将减小如果A₁为0，那么正端电容阵列的第二组次 高位电容的分裂电容C_0,2从GND接到V_ref，负端电容阵列的第二组次高位电容的分裂电 容C_0,1从V_ref接到GND，DAC的差分电压V_diff,2将增加此时比较器的比较结果记 为A₂。

如果A₂不等于A₁，则可以确定D₄＝A₂，D₃＝A₁，此时DAC的差分电压记为V_diff,3， 转入步骤三。如果A₂等于A₁，那么对第三组次高位电容进行类似于前两组次高位电容 的开关操作，比较器比较结果记为A₃。此时，可以确定D₄＝A₁＝A₂，D₃＝A₃。此时DAC 的差分电压记为V_diff,3，转入步骤三。

步骤三：由于对于5bit的SARADC，D₃已经在步骤二中确定，所以该步骤不执行 任何操作，直接转入步骤四。

步骤四：转换阶段(确定D₂与D₁)，对于最低位和次低位的确定，采用不同的开关 操作。在步骤二结束时，比较器结果可能为A₁、A₂或者A₃，通过该比较器结果决定下 一位电容(最低位电容C_u或者dummy电容C_D)的操作。如果该比较器结果为1，那么 正负端的最低位电容C_u下极板短接形成联合电容，由于在之前的转换过程中，DAC的 共模电压V_cm保持不变，所以短接后，正负端的最低位电容C_u的下极板都变为V_cm，即 DAC的差分电压V_diff,3减小如果该比较器结果为0，那么正负端的dummy电容C_D下极板短接形成联合电容，由于在之前的转换过程中，DAC的共模电压V_cm保持不变， 所以短接后，正负端的dummy电容C_D的下极板都变为V_cm，即DAC的差分电压V_diff,3增 加此时比较器进行比较，得到次低位D₂。如果D₂等于1。联合电容断开，并且 正端的电容(最低位电容C_u或者dummy电容C_D)由联合状态变为连接GND，负端的 电容(最低位电容C_u或者dummy电容C_D)由联合状态变为浮置状态。这样，差分电压 V_diff,4减少如果D₂等于0。联合电容断开，并且正端的电容(最低位电容C_u或 者dummy电容C_D)由联合状态变为浮置状态，负端的电容(最低位电容C_u或者dummy 电容C_D)由联合状态变为连接GND。这样，差分电压V_diff,4增加比较器进行比 较操作，得到最低位D₁。

图5为应用于5bitSARADC的低功耗电容开关算法的波形图(V_ip>V_in)，图中的 三个波形图对应着三中转换情况：当输入信号差分电压小于则最高位电容不参 与转换(MSBSkip)；当输入信号电压大于等于且小于时，次高位电容不参 与转换(MSB-1Skip)；当输入信号大于等于时，是正常的转换(NoSkipDetected)。 以上提到的三中情况，也对应了步骤二中提到的三种转换状态。

图6为本发明提出的应用于10bitSARADC的低功耗电容开关算法的功耗分布图。 由图6中可以看到，本发明所提出的算法功耗很低，只有67.58CV_ref²。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员 来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也 应视为本发明的保护范围。