收发器电路以及用于控制器局域网络的方法

摘要

描述了用于在具有CAN总线网络和控制单元并且支持灵活数据速率(CAN？FD)的控制器局域网络CAN中操作的收发器电路。所述收发器电路包括：发射CAN路径和接收CAN路径；位于所述发射CAN路径上的输入节点；检测模块，所述检测模块操作地耦合于所述发射CAN路径上的所述输入节点并且被布置成在所述CAN总线网络上发射输入帧之前从所述控制单元接收输入帧并且确定所述发射CAN路径上的所述输入帧是否包含CAN？FD帧；以及至少一个切换模块，所述切换模块操作地耦合于所述检测模块并且耦合于所述CAN总线网络，其中所述至少一个切换模块操作用于响应于所述输入帧被确定为包含CAN？FD帧来给所述CAN总线网络赋予第一电压值。

说明书

发明描述

技术领域

本发明涉及收发器电路和用于改进控制器局域网络(CANs)的方 法，尤其涉及使用灵活数据速率优化控制器局域网络。

背景技术

控制器局域网络(CAN)是一系列通信协议，其可以以高的安全水 平有效地支持分布式实时控制。CAN应用的范围可以从高速网络到低 成本多路传输线路。最近，提出了汽车网络中日益增加的带宽需求可 能会妨碍CAN的使用，这是由于它的比特速率限定为1Mbit/s。结果， 提出了相对较新的被称为“具有灵活数据速率(CANFD)的CAN”的帧 格式。CANFD被用于在需要更高数据速率的应用中实施CAN。

CANFD系统的一般操作在本领域中有文档记录，然而，为了完 整性，本发明提供了具体操作的简要概述。已知CAN和CANFD系统 以自动无仲裁传输为特征。因此，以最高优先级发射的CAN消息将成 功，并且发射较低优先级消息的节点将等待最高优先级消息被发射。 在CAN系统中，这是经由总线通过“显性”比特和“隐性”比特的二 进制模式发射数据来实现的，其中显性是逻辑‘0’并且隐性是逻辑‘1’。 如果当发送显性比特的时候要发射隐性比特，那么显性比特将被显示。 显性比特是通过激活开关来实现，而隐性比特仅仅是在总线上没有被 断言。

在显性到隐性转变的情况下，开关被简单地禁用，从而允许跨越 总线的电压被动转变回逻辑‘1’。在仲裁期间，每个发射节点监视CAN 总线状态并将接收的比特与发射的比特进行比较。如果在发射隐性比 特的时候接收到显性比特，那么节点将失去仲裁并停止发射。仲裁在 传输标识符字段期间被执行。通过发送具有二进制‘0’作为显性的标 识符(ID)，CAN系统中的每个节点开始同时发射，从最高比特开始。 一旦节点的ID是较大的数(较低优先级)，它们就将发射‘1’(隐性)并 且看见‘0’(隐性)，导致它们失去仲裁并停止发射。在ID传输结束时， 所有节点阻止一个节点将失去仲裁并停止发射，从而给该节点留下了 最高优先级消息进行发射。

图1显示了标准格式CANFD帧100的简化方框图。CANFD帧 100包括仲裁字段102、控制字段104和数据字段106。CANFD帧100 包含了与CAN帧相同的元素，主要区别在于在CANFD帧100中，数 据字段106和循环冗余码(CRC)字段(未显示)可能更长(并且以更高的速 度发射)。正常CAN帧和CANFD帧之间的另一个区别在于预留比特 108，其位于紧跟在仲裁字段102末尾之后。在CANFD帧100中，该 预留比特108作为“隐性”电平被发射并且更名为“扩展数据长度 (EDL)”。在具有11比特标识符的标准格式CANFD帧100以及具有 29比特标识符(未显示)的扩展格式CANFD帧中，EDL比特108总是 紧跟着“显性”比特r0112，其被预留用于协议的未来扩展。

CANFD帧100的控制字段104包含两个附加比特，即比特速率 开关(BRS)114和错误状态指示符(ESI)116。BRS114确定比特速率在帧 内是否被切换。如果发射的是“隐性”，那么比特速率从标准比特速 率118切换到可选高比特速率120。如果BRS114是“显性”发射，那 么比特速率不被切换。因此，CANFD帧100的第一部分(直到BRS比 特114)以与正常CAN帧相同的比特速率被发射，并且如果BRS比特 114是“隐性”，那么比特速率被切换。在数据字段106的传输期间， CANFD帧100具有从标准比特速率118切换到高比特速率120的选 项。因此，数据密集型应用可以得到CANFD协议的完全支持。

图2显示了现有技术CANFD系统在正常负载下，在例如图1的 数据字段106的数据字段期间的物理比特电表示201(根据ISO11898部 分2和部分5)。图2还说明了现有技术CANFD系统在高总线电容负 载220下的扩展物理比特电表示。在物理比特电表示201中，所发射 的信号203包括由逻辑‘1’205定义的隐性电平和由逻辑‘0’定义 的显性电平207。接收的信号209因此引发了相应发射和接收的隐性电 平之间的传输延迟，同样引发所发射的显性电平207和接收的显性电 平之间的传输延迟。这些相应传输延迟被示为CAN总线电平211和 213。CAN总线FD电平211、213上的转变时间有效地限制了CAN系 统的最大波特率。在这种情况下，CAN总线电平211之间存在主动的 驱动转变，并且CAN总线电平213之间存在被动的转变。这是因为在 当前CAN系统中，显性转变(逻辑‘0’)被主动地驱动，而通过去激活 任何活动元件而使隐性转变(逻辑‘1’)在总线上简单地未被断言，其 允许总线被动转变回到其隐性状态(逻辑‘1’)。

因此，关于CANFD系统中的隐性到显性电平转变，扩展物理比 特电表示220基本上与201相同。然而，在高总线电容负载220下操 作的已知CANFD系统的情况下，在CAN总线上从显性到隐形电平的 转变时间222增加了，这是由于CANFD系统中存在增加的信号延迟。 此前，由于较低的数据发射速率在数据字段内被使用，该增加的转变 时间不是问题。然而，现在CANFD具有在数据字段期间使用增加的 数据速率的选项，从显性到隐性电平的所增加的转变时间影响了限定 在系统中使用的最大波特率，从而限定了可以使用的数据速率。

现在参照图3，一种已知CANFD收发器电路300包括主收发器 电路302、寄生负载电容和负载电阻304、CAN协议模块306(位于主计 算机单元(MCU)内)、差动接收器308、预驱动器310以及收发器电路 输出驱动器级312、314。CANH316和CANL318是位于CAN总线320 上的差动输出信号。CAN收发器使用开放漏极收发器电路输出驱动器 级312、314，其中输出级312中的一个被连接到电源电压，而另一个 开放漏极输出级314被连接到地。CAN协议模块306将信号发射到预 驱动器310，其可操作以驱动开放漏极收发器电路输出级312、314。 内部电阻器网络322通常被连接到大约一半电源电压，以在CANH316 和CANL318之间创建差动输出总线信号。

如果CAN协议模块306确定它需要在CAN总线320上发射显性 比特，则它指令预驱动器310启用开放漏极输出级312、314，以便它 们导通，从而在CANH316产生通常3.5V的电压电平并且在CANL318 产生典型的1.5V。所得的差动输出电压构成显性比特，因此，逻辑低(显 性‘0’)。如果CAN协议模块306确定它需要在CAN总线320上发 射隐性比特，它指令预驱动器310禁用开放漏极输出级312、314二者， 以便它们成为高阻抗，因此，只有Vcc/2的电压经由上拉电阻器322 被施加到输出CANH316和CANL318二者，这代表逻辑高(隐性‘1’)。 正如显性阶段中的一样，逻辑高阶段(隐性‘1’)没有被主动地驱动。 因此，从显性到隐性的转变时间取决于系统被动地从逻辑‘0’转变到 逻辑‘1’(例如，回至Vcc/2)。从显性阶段到隐性阶段的被动转变可能 增加在CAN总线内的总转变时间，从而导致减小可以在CANFD高比 特速率阶段期间被使用的最大数据速率。

发明内容

正如随附权利要求中所描述的，本发明提供了用于在控制器局域 网络中操作的收发器电路、集成电路以及操作方法。

本发明的具体实施例在从属权利要求中被陈述。

根据下文中描述的实施例，本发明的这些或其它方面将会很明显 并且被阐述。

附图简要描述

根据附图，仅仅通过举例的方式，本发明的进一步细节、方面和 实施例将被描述。在附图中，相似的参考符号被用于表示相同或功能 相似的元素。为了简便以及清晰，附图中的元素不一定按比例绘制。

图1显示了标准格式CANFD帧的简化方框图。

图2显示了现有技术CAN或CANFD系统在数据字段期间在正常 负载下的物理比特电表示以及现有技术CAN或CANFD系统在高总线 电容负载下的物理比特电表示。

图3显示了已知CAN或FD收发器电路。

图4显示了示例CANFD收发器电路。

图5显示了CAN帧解码器模块的一个例子。

图6显示了示例CANFD总线信号。

图7显示了示例选择性唤醒单元(SWU)CANFD收发器。

图8显示了CANFD收发器电路的示例流程图。

图9显示了可以被用于实现软件控制的CANFD功能的示例计算 系统。

具体实施方式

由于本发明说明的实施例可能大部分是通过使用本领域所属技术 人员所熟知的电子元件和电路被实施，为了对本发明基本概念的理解 以及认识不混淆或偏离本发明所教之内容，细节不会在比上述所说明 的认为有必要的程度大的任何程度上进行解释。

参考图4，图4显示了示例CANFD收发器电路。在一些例子中， 除了图3的已知电路部件，收发器电路402还可以包括帧检测和/或解 码模块404，驱动器406和切换模块408。在一些例子中，帧检测和/ 或解码模块404可以被配置成辨别CAN帧的每个单独比特并确定这个 CAN帧是否是典型CAN帧或CANFD帧。为此，它采用了时钟/振荡 器，比特采样机制和逻辑解码电路，正如参照图5进一步描述的。

在一些例子中，帧检测和/或解码模块404完全操作地从CAN协 议模块306耦合于所发射的输入信号。以这种方式，帧检测和/或解码 模块404能够确定CAN帧或CANFD帧在其实际上被发射之前(或至 少在一些例子中在控制字段的一部分和CANFD帧的数据字段被发射 之前)是否在CAN总线上将要被发射。

在一些例子中，帧检测和/或解码模块404可以操作用于确定耦合 的发射输入信号403是否具有隐性预留比特或者显性预留比特。在一 些例子中，帧检测和/或解码模块404可能进一步确定预留比特(在一些 例子中是图1的扩展数据长度(EDL)比特108)可以在隐性状态中被发 射。以这种方式，在一些例子中，帧检测和/或解码模块404可能确定 耦合的发射输入信号403可以是CANFD帧。

在一个例子中，EDL比特108的检测逻辑“1”可能表示CANFD 帧，而EDL比特108的检测逻辑“0”可能表示正常CAN帧。

在一些例子中，如果帧检测和/或解码模块404确定耦合的发射输 入信号403是CAN帧，那么检测模块可能不启用驱动器模块406。在 一些例子中，如果帧检测和/或解码模块404确定耦合的发射输入信号 403是CANFD帧，那么检测模块可能启用驱动器模块406。

在一些例子中，驱动器模块406可以在(通常会是被动的)显性到隐 性的转变期间被主动地启用，该显性到隐性的转变将CAN总线转变到 逻辑“1”。在其它例子中，在从(主动的)隐性到显性的转变期间驱动器 模块406可以被禁用，该隐性到显性的转变将CAN总线转变到逻辑 “0”。

在一些例子中，驱动器模块406可以被启用以用于所有显性到隐 性的转变。在其它例子中，驱动器模块406可以被启用以用于可选择 数目的显性到隐性的转变。在一些例子中，启用所有显性到隐性的转 变或选择性的显性到隐性的转变可以在仲裁字段或控制字段期间执 行。

在一些例子中，当检测器模块接收CANFD帧数据字段的时候， 驱动器模块406可以被启用。在其它例子中，驱动器模块406可以在 传输CANFD帧的高比特速率字段期间被启用。例如，响应于检测到 CAN帧或CANFD帧的仲裁字段和/或在CAN帧或CANFD帧的仲裁 字段的传输期间，驱动器模块406可以被禁用/启用。在其它例子中， 响应于检测到CAN帧或CANFD帧的控制字段和/或在CAN帧或CAN FD帧的控制字段的传输期间，驱动器模块406可能被禁用/启用。在另 一个例子中，驱动器模块406可以在控制字段中的特定点被启用，例 如在图1的BRS比特114之后。

在一些例子中，驱动器模块406可以操作用于在标准CAN帧和 CANFD帧上二者操作，以及在扩展格式CAN帧和CANFD帧上操作。 在一些例子中，驱动器模块406可以被配置成仅仅在CANFD帧操作 期间操作。

在一些例子中，在传输CANFD帧的高比特速率数据字段之后， 驱动器模块406可以被帧检测和/或解码模块404去激活。

在一些例子中，在帧检测和/或解码模块404检测到CAN帧或CAN FD帧内的CRC字段内的循环冗余校验(CRC)定界符之后，驱动器模块 406可以被停用，因为检测模块已确定完成CANFD帧传输。

在一些例子中，在完成显性到隐性状态期间驱动器模块406可以 被启用。在其它例子中，在从显性到隐性状态的转变时驱动器模块406 可以被临时启用。因此，驱动器模块406可以在从显性到隐性状态的 转变期间被启用，并且一旦完成转变就被禁用。

在一些例子中，驱动器406可以控制切换模块408。在一些例子 中，禁用驱动器模块406也可能禁用切换模块408。在一些例子中，切 换模块可以是简单的单刀双掷开关，或类似的。在一些例子中，切换 模块408可以是机电式开关，例如继电器。在其它例子中，切换模块 408可以是差动元件，例如，差动开关。在其它例子中，切换模块408 可以是半导体类型设备。在一些例子中，切换模块408可能包括多个 晶体管类型设备。在一些例子中，切换模块408可能包括操作地耦合 于CANH316和CANL318的MOSFET。在一些例子中，MOSFET到 CAN总线的耦合可以取决于所使用的MOSFET的类型(例如，增强或 耗尽类型设备)。在其它例子中，切换模块408可以是场效应晶体管 (FET)、双极结晶体管(BJT)或任何其它合适的半导体开关装置。在其它 例子中，切换模块408可能包括逻辑门。在另一些例子中，切换模块 408可能包括下述元件：该元件带有位于CANL318和上偏置电平或 Vcc以及CANH316和下偏置电平或gnd之间的双重结构。

在一些例子中，当启用切换模块408的时候，转变时间可以比已 知CAN系统短很多，从而主动地切换在显性和隐性状态之间的转变。

在一些例子中，在CAN总线网络上有效地发射所发射的输入信号 403之前检测耦合的所发射的输入信号403可能允许检测模块确定耦合 的所发射的输入信号403是否是比当前CAN系统更早的CANFD帧。 在当前CAN系统中，一旦从CAN协议模块306所发射的输入信号在 CAN总线的接收路径上被“接收”，CANFD帧才将会被识别。在一些 例子中，在CAN总线上CANFD帧被发射之前，检测CANFD帧因此 可能允许帧检测和/或解码模块404改善系统的最大波特率。在一些例 子中，选择性地启用切换模块408还可能改善系统的最大波特率，由 于从显性阶段到隐性阶段的主动的转变，系统被主动地使用了更长的 时段。

在一些例子中，在由帧检测和/或解码模块404检测的CANFD帧 期间启用切换模块408可能启用切换模块408以提高/缩短显性到隐性 的转变。因此，在一些例子中，启用切换模块408可能比当前CAN系 统更快地将差动CAN总线输出电压拉动回到其隐性状态(零总线差动 电压)。

现在参照图5，图5显示了帧检测和/或解码模块404的简化示例 方框图。在一个例子中，帧检测和/或解码模块404包括操作地耦合于 发射器端口504的比特采样模块506。比特采样模块506的采样操作由 时钟502控制。因此，出现在发射器(TXD)端口504上的所发射的输入 信号(CAN帧)由比特采样器模块506以时钟速率进行采样。来自比特 采样器模块506的输出被输入到移位寄存器模块510。帧检测器模块 508的空闲阶段和起始也操作地耦合于时钟502和比特采样器模块506 并且控制检测所发射的信号在CAN空闲阶段的完整持续时间是否是隐 性，例如正如在ISO11898-1中描述的。

一旦帧检测器模块508的空闲阶段和起始被检测，帧检测器模块 508的空闲阶段和起始关闭开关512，从而使所发射的输入信号(CAN 帧)被加载到移位寄存器模块510。在一个例子中，仅仅帧的一部分被 转移以确定该帧是否是常规CAN帧或CANFD帧。以这种方式，仅仅 该帧的相关部分可以由帧处理单元514处理，帧处理单元514例如在 一个例子中处理并管理根据ISO11898-1的比特填充操作。一旦帧处理 单元514完成比特填充操作，那么适当的和相关的比特，例如：EDL 比特520、r0比特522和BRS比特524等等可以被提取并由所选择的 比特提取&比较(SEC)单元516处理。SEC单元516随后将所提取的信 号转移到驱动器控制逻辑(LDC)526，其也从发射器端口504传递所发 射的输入信号(CAN帧)。

此外，在一个例子中，帧处理单元514可能给比较功能传递接收 的帧530，例如正如参照图7所描述的作为选择性唤醒单元(SWU)/接收 器CANFD功能的一部分。

现在参照图6，图6显示了结合本发明的多个方面的用于已知CAN FD系统和示例性CANFD系统的高负载CANFD总线信号601，620 的简化时序图。在当前CANFD系统的时序图601中，CAN总线602 初始时可能在隐性状态“A”603，例如由图3中禁用(高阻抗)导通的晶 体管312、314引起的。在这种情况下，CAN总线处于电源电压一半的 电压电平，正如在图3中通过电阻器网络322施加到输出CANH316 和CANL318二者，其代表逻辑高或隐性比特。

在时刻“B”605，CAN协议模块(图3的CAN协议模块305)确定 显性比特应当被发射。因此，在这种情况下，导通的晶体管312、314 被启用，从而引起CAN总线602中的电压变化。在这种情况下，参照 图3，CANH316转变到3.5V并且CANL318转变到1.5V。由于该转 变是通过导通的晶体管312、314主动地强制的，所以转变时间607是 相对小的。

在时刻“C”609，CAN总线602处的差动输出电压产生了显性比 特，即CAN系统内的逻辑低。

在时刻“D”611，CAN协议306给导通的晶体管312、314发射 禁用信号(逻辑“1”)从而使它们成为高阻抗。因此，只有VCC/2电位 经由电阻器网络322被施加到输出CANH316和CANL318二者。由 于从显性到隐形的转变是被动转变，所以转变时间613基本上长于主 动转变情况607。在一些情况下，以被动方式从显性到隐形的转变的相 对较长的转变时间可能是由于系统内的时间常数导致的，例如来自 CAN总线602内寄生电容和电阻。以这种方式，在当前CANFD系统 内的相对长的转变时间611将限制CANFD系统在高比特速率阶段期 间使用的最大波特率。

现在参照结合本发明的多个方面的示例性CANFD系统的时序图 例子620，从显性到隐性比特的转变时间显著减少。在一些例子中， 参照图4，在所发射的输入信号在CAN总线网络上被发射之前，经由 耦合的所发射的输入信号403，帧检测和/或解码模块404检测到CAN FD帧由CAN协议模块306发射。因此，在一些例子中，在时刻“A” 622，在CAN总线632上发射CANFD帧之前，帧检测和/或解码模块 404可能意识到它。此外，当完成CANFD帧的传输时，在时刻“D” 624，帧检测和/或解码模块404意识到它需要主动地驱动在CAN总线 632上从显性到隐性的转变。

在一些例子中，主动地驱动从显性到隐性的转变减小了转变时间 626。在一些例子中并且参照图4，如果切换模块408被激活，例如响 应于CANFD显性到隐性的转变，那么切换模块408可以可操作用于 将CANH316和CANL318总线电压耦合在一起。

在一些例子中，切换模块408可以在CANFD帧内在发射/接收期 间被实施，例如在其中信号从发射单元发射到总线或从总线发射到接 收单元。在其它例子中，切换模块408可以在数据区域内的CANFD 帧内的显性到隐性的转变期间被实施。在另一些例子中，切换模块408 可以在发射/接收模式内以及在CANFD帧内的显性到隐性的转变中被 使用。

现在参照图7，图7显示了本发明的一个示例应用，由此CAN收 发器的电路的一部分可以适于采用选择性唤醒(SWU)功能。在一个例子 中，帧检测和/或解码模块404的操作是参照图5被描述的。

在一个例子中，本发明所描述的概念支持三个操作模式。第一操 作模式可能包括Tx/Rx(发射-接收)，由此选择器746被布置成检测Tx 帧是否(是否)是CANFD帧。在TxRx的设备操作模式中，选择器746 将端口738上的TxD信号传递给帧检测/解码器模块404。

第二操作模式可能包括禁用Tx/Rx模式，并进入休眠模式。第一 子操作模式可能使得CAN收发器能够响应于接收到任何CAN消息而 退出睡眠模式。然而，正如结合图7在下面讨论的，第二子操作模式 可能使得CAN收发器能够响应于接收到特定或专用CAN消息而退出 睡眠模式。在这里，选择器746可以被配置成寻找专用CAN消息，例 如预存储的CAN唤醒帧消息，帧检测/解码器模块404将其与接收的帧 进行比较。仅仅响应于确定接收的帧和预存储的CAN唤醒帧消息之间 的匹配，帧检测/解码器模块404发起唤醒。

例如，位于帧检测和/或解码模块404内的帧处理单元，比方说图 5的帧处理单元514，可能将接收的传递给比较功能752，其将接收的 帧与唤醒帧750进行比较。所识别的唤醒帧750的选择受到串行到并 行接口(SPI)和控制模块740的控制。如果比较功能752确定的接收帧 匹配于唤醒帧750，那么发起唤醒报告事件742，如果设备操作模式处 于帧检测模式中。

在一个例子中，用于在SWU实施中解码CAN帧的电路也可以被 用于解码来自所发射的输入(TXD)738的帧的开头，并提取适当的相关 比特(例如，EDL比特520、r0522、BRS524、等等)。

在这些例子中，选择器746可以受到串行到并行接口(SPI)和控制 模块740的控制，其中开关配置取决于设备操作模式。在帧检测的设 备操作模式中，选择器746将端口736上的RxD信号传递给帧检测/ 解码器模块404。

现在参照图8，图8显示了适合根据本发明的一些示例性实施例 的CANFD收发器电路的示例流程图800。最初，在802，CANFD收 发器电路可能从控制单元，例如主计算机单元(MCU)，接收耦合的输入 信号，在一些例子中，接收的耦合的输入信号在其被在CAN总线上发 射之前可能达到CANFD收发器电路的检测电路。

在804，确定接收的耦合的输入信号是否是CANFD帧。在一些 例子中，在804，确定耦合的所发射的输入信号是否具有隐性预留比特 或者显性预留比特。在一些例子中，可以确定预留比特(在一些例子中 是EDL比特)是在隐性状态被发射。因此，在一些例子中，CANFD收 发器电路可能确定耦合的所发射的输入信号可以是CANFD帧。

在804，如果确定接收的耦合的输入信号不是CANFD帧，那么 流程图返回到802。

在804，如果电路确定接收的耦合的输入信号是CANFD帧，那 么CANFD收发器电路可能在806监视CANFD帧。在808，确定CAN FD帧是否处于高比特速率阶段。在808，如果确定CANFD帧不是处 于高比特速率阶段，那么流程图循环到806并继续监视CANFD帧。

在808，如果确定CANFD帧处于高比特速率阶段，那么在810 开始第二监视阶段。在812，确定CANFD帧的高比特速率阶段是否存 在显性到隐性的转变。在812，如果确定存在显性到隐性的转变，那么 在814，活动元件被激活，以在适当的时间瞬间主动地强制转变。

在812，如果确定没有显性到隐性的转变，那么流程图循环到810 并且继续监视CANFD帧。

在一些例子中，活动的元件可以被激活持续隐性比特的整个持续 时间。在其它例子中，活动的元件可以被激活持续隐性比特的持续时 间的一部分。在另一些例子中，活动的元件可以在显性到隐性的转变 时被临时激活。

在816，确定CANFD帧是否仍然处于高比特速率阶段。如果确 定CANFD帧仍然处于高比特速率阶段，那么流程图循环到812以确 定是否有其他的显性到隐性的转变。否则，如果确定CANFD帧不再 处于高比特速率阶段，那么流程图循环到802。在一些例子中，由于 CRC定界符，例如，或者是由于CANFD帧内的错误，高比特速率阶 段可能结束。

现在参照图9，图9显示了典型计算系统900，其可以被用于实施 软件控制的CANFD帧检测和处理，特别是关于实现主动的显性到隐 性转变。相关领域的那些技术人员还将认识到如何使用其它计算机系 统或架构来实施本发明。计算系统900可以包括一个或多个处理器， 例如处理器904。处理器904可以使用通用或专用处理引擎来实现，例 如，微处理器、微控制器或其它控制逻辑。在这个例子中，处理器904 被连接到总线902或其它通信介质。

计算系统900还可以包括主存储器908，例如随机存取存储器 (RAM)或其它动态存储器以用于存储由信息和由处理器904执行的指 令。在执行由处理器904执行的指令的执行期间，主存储器908还可 以被用于存储临时变量或其它中间信息。计算系统900同样可能包括 只读存储器(ROM)或耦合于总线902的其它静态存储装置，以用于为处 理器904存储静态信息和指令。

在一些例子中，计算系统900可以操作用于控制利用本发明多个 方面的至少一个CANFD收发器电路。在一些例子中，计算机系统900 可以操作用于，在CANFD帧内的显性到隐性的转变期间，激活切换 模块。在另一些例子中，计算机系统900可以操作用于，在CANFD 帧中的高比特速率阶段期间，在显性到隐性的转变期间，激活切换模 块。在一些例子中，计算机系统900可以操作用于控制多个收发器电 路和切换模块。

计算系统900还可能包括信息存储系统910，其可能包括，例如， 介质驱动器912和可移除储存器接口920。介质驱动器912可能包括驱 动器或其它机构以支持固定可以移除存储介质，例如硬盘驱动器、软 盘驱动器、磁带驱动器、光盘驱动器、压缩盘(CD)或数字视频驱动器 (DVD)读或写驱动器(R或RW)，或其它可移除或固定介质驱动。存储 介质918可能包括，例如，硬盘、软盘、磁带、光盘CD或DVD，或 被介质驱动器912读取或写入到其中的其它固定或者可移除介质。正 如这些例子所示，存储介质918可能包括在其内存储有特定计算机软 件或数据的计算机可读存储介质。

在替代实施例中，信息存储系统910可能包括其它类似组件，以 用于允许计算机程序或其它指令或数据被载入到计算系统900。这样的 组件可能包括，例如，可移除储存器单元922和接口920，例如程序盒 式存储器和盒式接口、可移除存储器(例如，闪速存储器或其它可移除 存储模块)和存储器插槽，以及其它可移除储存器单元922和接口920， 其允许软件和数据从可移除存储单元918转移到计算系统900。

计算系统900还可以包括通信接口924。通信接口924可以被用 于允许软件和数据在计算系统900和外部装置之间转移。通信接口924 的例子可以包括调制解调器、网络接口(例如以太网或其它NIC卡)、通 信端口(例如，通用串行总线(USB)端口)、PCMCIA槽和卡等等。经由 通信接口924转移的软件和数据是以信号的形式，其可以是电子、电 磁和光学或能够被通信接口924接收的其它信号。这些信号经由信道 928被提供给通信接口924。信道928可能携带信号并且可以使用无线 介质、电线或电缆、CAN总线、光纤或其它通信介质来实施。信道的 一些例子包括电话线、蜂窝电话链路、RF链路、网络接口、局域网或 广域网以及其它通信信道。

在这个文件中，术语“计算机程序产品”、“计算机可读介质”等 通常可以被用于指介质，例如，存储器908、存储装置918或存储单元 922。这些和其它形式的计算机可读介质可能存储一个或多个指令以便 处理器904使用，以使处理器执行特定操作。这种指令一般被称为“计 算机程序代码”(其可以以计算机程序或其它分组的形式被分组)，当执 行时，启用计算系统900以执行本发明实施例的功能。注意，代码可 能直接导致处理器执行特定操作，被编译这样做，和/或与其它软件、 硬件和/或固件元件组合(例如，用于执行标准功能的库)这样做。

在使用软件实现元件的一个实施例中，软件可以被存储在计算机 可读介质并且使用例如，可移动存储驱动器922、驱动器912或通信接 口924加载到计算系统900。当由处理器904执行时，控制逻辑(在这 个例子中，软件指令或计算机程序代码)导致处理器904执行正如本发 明所描述的功能。

因此，本发明的例子可以在计算机程序中被实现。该程序用于在 计算机系统上运行，至少包括用于当在可编程的装置上，例如计算机 系统或启动可编程的装置以执行根据本发明的器件或系统的功能，运 行时，执行一种根据本发明的方法的代码部分。

计算机程序是一系列指令例如特定应用和/或操作系统。计算机程 序可能例如包括一个或多个:子程序、函数、程序、对象方法、对象实 现、可执行的应用、小程序、小服务程序、源代码、对象代码、共享 库/动态装载库和/或设计用于在计算机系统上的执行的其它指令序列。

因此，计算机程序可以在计算机可读存储介质上被内部地存储或 通过计算机可读传输介质发射到计算机系统。或者一些计算机程序可 以被永久地、可移除地提供在计算机可读介质或远程地耦合于信息处 理系统。计算机可读介质可能包括，例如但不限于以下的任何数目： 磁存储介质包括磁盘和磁带存储介质；光学存储介质例如光盘介质(例 如，CD-ROM、CD-R等等)以及数字视盘存储介质；非易失性存储器存 储介质包括半导体存储单元例如FLASH存储、EEPROM、EPROM、 ROM；铁磁数字存储；MRAM；易失性存储介质包括寄存器、缓冲或 缓存、主存储器、等等；以及数字发射介质包括计算机网络、点对点 通信装置、以及载波发射介质，仅举几例。

计算机处理通常地包括执行(运行)程序或程序的部分，现有的程序 值和状态信息，以及通过操作系统用于管理处理的执行的资源。操作 系统(OS)是管理一台计算机的资源共享以及提供给程序员用于访问这 些资源的界面的软件。操作系统处理系统数据和用户输入，以及通过 配置和管理任务以及内部系统资源作为系统对用户和程序员的一项服 务响应。

计算机系统可能，例如，包括至少一个处理单元、关联内存和大 量的输入/输出(I/O)器件。当执行计算机程序时,计算机系统根据计算机 程序处理信息并且通过I/O器件生生成成的输出信息。

在前面的说明中，参照本发明实施例的特定例子已经对本发明进 行了描述。然而，很明显各种修改和变化可以在不脱离附属权利要求 中所陈述的本发明的宽范围精神及范围的情况下被做出。

本发明所讨论的连接可以是任何类型的连接。该连接适于将信号 从或发射到各自的节点、单元或器件，例如通过穿孔中间器件。因此， 除非暗示或说明，连接，例如，可能是直接连接或间接连接。连接可 以被说明或描述，涉及到是单一连接、多个连接、单向连接、或双向 连接。然而,不同实施例可能改变连接的实现。例如,可以使用单独单向 连接而不是双向连接,反之亦然。此外,多个连接可以被替换为连续地或 以时间多路复用方式传输多个信号的单一连接。同样地,携带多个信号 的单一连接可以被分离成各种不同的携带这些信号的子集的连接。因 此,存在发射信号的很多选项。

本发明所描述的每个信号可以被设计为正逻辑或负逻辑。在负逻 辑信号的情况下，所述逻辑真状态相当于逻辑电平0的地方所述信号 是低活性。在正逻辑信号的情况下，所述逻辑真状态相当于逻辑电平1 的地方所述信号是高活性。注意，本发明说所描述的任何信号可以被 设计为负逻辑信号或正逻辑信号。因此，在替代实施例中，那些被描 述为正逻辑信号的信号可以被实施为负逻辑信号，以及那些被描述为 负逻辑信号的信号可以被实施为正逻辑信号。

此外，当将信号、状态比特、或类似的装置分别变为其逻辑真或 逻辑假状态时，术语“断言”或“设置”以及“否定”(或“非断言”或“清除”) 在本发明中被使用。如果逻辑真状态是逻辑电平“1”，逻辑假状态是逻 辑电平“0”。如果逻辑真状态是逻辑电平“0”，逻辑假状态是逻辑电平 “1”。

为实现相同功能的任何元件的排列是有效地“关联”以便所需的 功能得以实现。因此，为实现特定功能，本发明中结合在一起的任何 两个元件可以被看作彼此“相关联”以便所需的功能得以实现，不论 架构还是中间元件。同样地，如此关联的任何两个元件还可以被认为 是彼此被“可操作连接”或“可操作耦合”以实现所需的功能。

此外，本领域所属技术人员将认识到上述描述的操作之间的界限 只是说明性的。多个操作可以组合成单一的操作，单一的操作可以分 布在附加操作中，并且操作可以至少在时间上部分重叠被执行。而且， 替代实施例可能包括特定操作的多个例子，并且操作的顺序在各种其 它实施例中会改变。

又如，例子或其中的一部分可能作为物理电路的软或代码表征被 实现，或作为能够转化成物理电路的逻辑表征，例如在任何合适类型 的硬件描述语言中被实现

此外,本发明不限定在非程序化硬件中被实现的物理器件或单元, 但也可以应用在可编程器件或单元中。这些器件或单元通过操作能够 执行所需的器件功能。该执行是根据合适的程序代码,例如，主机、微 型计算机、服务器、工作站、个人电脑、笔记本、个人数字助理、电 子游戏、汽车和其它嵌入式系统、手机和其它无线器件,在本申请中通 常表示“计算机系统”。

然而，其它修改、变化和替代也是可能的。说明书和附图相应地 被认为是从说明性的而不是严格意义上来讲的。

在权利要求中，放置在括号之间的任何参考符号不得被解释为限 定权利要求。单词“包括”不排除其它元素或随后在权力要求中列出 的那些步骤的存在。此外，本发明所用的“a”或“an”被定义为一个 或多个。并且，在权利要求中所用词语如“至少一个”以及“一个或 多个”不应该被解释以暗示通过不定冠词“a”或“an”引入的其它权 利要求元素限定任何其它特定权利要求。所述特定权利要求包括这些 所介绍的对发明的权利元素，所述权利元素不仅仅包括这样的元素。 即使当同一权利要求中包括介绍性短语“一个或多个”或“至少一个” 以及不定冠词，例如“a”或“an”。使用定冠词也是如此。除非另有说 明，使用术语如“第一”以及“第二”是用于任意差分这些术语描述 的元素的。因此，这些术语不一定表示时间或这些元素的其它优先次 序。某些措施在相互不同的权利要求中被列举的事实并且不表示这些 措施的组合不能被用于获取优势。