微机械系统和用于制造微机械系统的方法

摘要

微机械系统和用于制造微机械系统的方法。制造微机械系统的方法包括在FEOL工艺中在晶体管区域中形成晶体管的步骤。在FEOL工艺之后，在晶体管区域中沉积保护层，其中保护层包括隔离材料。至少在不是晶体管区域的区域中形成结构化牺牲层。此外，形成至少部分覆盖结构化牺牲层的功能层。在形成功能层之后，去除牺牲层以便在功能层与沉积有牺牲层的表面之间产生空腔。保护层保护晶体管避免在MOL以及BEOL工艺中的进一步处理步骤中的蚀刻工艺期间受到损害。相同的氧化物可以用作BEOL中的金属化工艺的基础。因此，通常用作晶体管的保护的保护层可以保留在晶体管上方。因此，在BEOL工艺之前施加的保护层变成氧化物覆盖物的部分。

说明书

相关申请的引用

本申请是于2014年6月26日提交的共同待审的美国专利申请No.14/315,979的部分继续申请并要求其优先权，其整体通过引用结合在此。

技术领域

本发明的实施例涉及用于制造微机械系统的方法以及涉及该微机械系统。本发明的进一步实施例涉及传感器元件，或更一般地MEMS元件在CMOS技术中的集成。

背景技术

术语“微机电系统（MEMS）”或“微机械系统”常常用于指代组合电子和机械组件的小型集成器件或系统。当关注于微机械部分时，术语“微机械系统”可以用于描述包括一个或多个微机械元件以及可能但并非必需的电气组件和/或电子组件的小型集成器件或系统。

微机械系统可以用作例如致动器、换能器或传感器，例如压力传感器。压力传感器是现在汽车电子和消费者商品电子的大批量产品。对于这些应用中的许多而言，使用在特定应用集成电路（ASIC）中集成传感器的系统。例如，InfineonTechnologiesAG提供这样的系统作为侧面气囊传感器。

具体地，微机械系统的机械激活（mechanicallyactive）元件通常会需要相对复杂的结构，诸如凹进、梁、悬臂、底切、空腔等。可能要求相对高数目的制作步骤。此外，用于执行微机械系统的工艺会需要与例如用于产生电气和/或电子组件的可能的后续制造步骤兼容。

本发明涉及例如薄片（lamella）或薄膜至例如130nm结点的集成，对于集成在衬底中的薄片或薄膜，仅有过微小程度的研究，并且本发明描述了用于制造薄片或薄膜而不会影响在前实现的CMOS结构的方法。

发明内容

本发明的实施例涉及用于制造微机械系统的方法。该方法包括在晶体管区域中形成前段制程（FEOL）工艺晶体管的步骤。在FEOL工艺之后，在晶体管区域中沉积保护层，其中保护层包括隔离材料，例如氧化物。至少在不是晶体管区域的区域中形成结构化牺牲层。此外，形成至少部分覆盖结构化牺牲层的功能层。在形成功能层之后，去除牺牲层以便在功能层与牺牲层沉积于其上的表面之间产生空腔。保护层保护晶体管以避免在MOL（中间段制程）和BEOL（后段制程）工艺中的进一步处理步骤中，尤其是在蚀刻工艺期间被损伤。将氧化物用于所述保护层是有利的，因为相同的氧化物可以用作BEOL中的金属化工艺的基础。因此，通常用作晶体管的保护保护层可以保留在晶体管上方并且不需要像牺牲层那样被去除。因此，在BEOL工艺之前施加的保护层变成氧化物覆盖的一部分。

根据实施例，该方法可以包括进一步步骤，其中进行热处理，其中热处理可以激活功能层的掺杂原子并且提供功能层的原子结构的重新结构化。原子结构的重新结构化还在产生功能层中产生张力。

实施例示出牺牲层的高度，其小于100nm或小于75nm或小于50nm。传感器，例如压力传感器的灵敏度直接涉及薄膜与对电极之间的空腔的高度（以及由此牺牲层的高度）。空腔的高度越小，传感器的灵敏度越高。

本发明的进一步实施例涉及用于制造压力传感器的方法。该方法包括在半导体衬底的表面处形成牺牲层，其中形成覆盖牺牲层的功能层。此外，形成至少一个空洞并且通过至少一个空洞应用去除工艺以产生空腔来去除牺牲层。附加地，在550℃与750℃之间的温度下提供热处理并且封闭该至少一个空洞。

本发明的进一步实施例，涉及微机械系统，其包括在晶体管区域中具有至少一个晶体管的半导体衬底以及在至少一个晶体管上方的至少一个金属层，其中至少一个金属层的下表面具有第一垂直层次。此外，微机械系统包括在MEMS区域中的功能MEMS层，其中功能层具有在低于第一垂直层次的第二垂直层次处的上表面。

本发明的进一步实施例涉及用于制造微机械系统的方法。该方法包括在衬底的晶体管区域中形成至少一个晶体管的步骤。在衬底的MEMS区域中提供结构化牺牲层，其中形成至少部分覆盖结构化牺牲层的功能MEMS层，并且在功能MEMS层中提供蚀刻空洞。此外，去除牺牲层以产生空腔并且形成封闭蚀刻空洞的另一层，其中该另一层在晶体管区域的至少一部分上方延伸并且形成至少一个金属层。

附图说明

以下利用附图详细描述本发明的实施例，在附图中：

图1A-1F通过根据实施例的制造工艺的若干阶段时的微机械系统示出示意截面图；

图2A-2E通过根据实施例的制造工艺的若干阶段时的微机械系统示出示意截面图；

图3A-3G通过根据实施例的制造工艺的若干阶段时的微机械系统示出示意截面图；

图4通过根据实施例的微机械系统示出示意截面图；

图5A-5D通过根据实施例的制造工艺的若干阶段时的微机械系统示出示意截面图；

图6示出根据实施例的微机械系统的示意截面图；

图7示出根据实施例的微机械系统的一段，通过FIB（聚焦离子束）获得示意截面图；

图8示意性示出薄膜在1bar压强作用在其上的位移的数值模拟的结果；

图9A-9I示出在制造工艺的若干阶段时微机械系统的示意截面图；

图10A-10C示出包括碳牺牲层作为保护层的晶体管的示意截面图；

图11A-11L示出根据实施例的制造工艺的若干阶段时微机械系统的示意截面图；

图12示出根据实施例的微机械系统的示意截面图。

具体实施方式

在利用附图详细描述本发明的实施例之前，应指出相同或功能等同的元件在附图中以相同或相似的附图标记表示，并且通常省略提供有相同或相似附图标记的元件的重复描述。因此，对于具有相同或相似附图标记的元件的描述是相互可交换的。

微机械系统，例如压力传感器和其他传感器是大批量制造产品。有时，该传感器或若干传感器被集成为例如特定应用集成电路（ASIC）形式的系统。当向新的技术节点迁移时，挑战之一是集成这些系统，使得例如CMOS（互补金属氧化物半导体）工艺的复杂性并不必然增加并且CMOS电路的现存集成方案可以较高程度地保留，而优选地基本上无需或仅需极小的研发工作。

图1a-e示出衬底10的示意截面以说明用于获得微机械系统的制造工艺。图1a示出在例如衬底10上的晶体管区域27中，在前段制程（FEOL）工艺中形成的晶体管25或多个晶体管。在FEOL工艺完成之后，关于图1b，示出包括隔离材料的保护层的沉积。隔离材料是例如氧化物，例如图1c示出在包括牺牲层20的形成的进一步处理步骤中的衬底，牺牲层20可以包括碳。在图1d中，牺牲层被结构化以形成结构化牺牲层20。图1e示出进一步处理步骤中的衬底10。形成至少部分覆盖结构化牺牲层的功能层30，其中如图1f中所示，牺牲层20被去除。此外，存在应用于衬底10的可选步骤。关于图11a-l，示出本发明的实施例，其中氧化物层作为保护层沉积在晶体管区域中的晶体管上方，这尤其对于使用具有低高度的牺牲层20的工艺（参照图10a-c）是有利的。低高度可以低于150nm，低于100nm或低于75nm。

制造工艺还可以包括热处理，其中热处理激活功能层30的掺杂原子并且提供功能层30的原子结构的重新结构化。可选地，功能层可以完全覆盖牺牲层20。因此，可以在功能层30中产生空洞。空洞可以用于应用去除工艺以去除牺牲层20，从而在功能层30与半导体衬底的表面之间产生空腔，并且其中在功能层的接近空洞的表面设置一层，其中该层的高度低于600nm。该层可以包括氮化物或氧化物。

制造工艺还可以包括后段制程（BEOL）工艺，其中在BEOL中形成至少一个金属层，其可以至少在MEMS区域的一部分中去除以例如在晶体管区域27中结构化至少一个金属线。在结构化至少一个金属线之后，可以在晶体管区域和MEMS区域中形成至少一个介电层。此外，可以对功能层30提供热处理，以对功能层提供张力，其中热处理的温度可以在550℃与750℃之间。

图2a-e示出半导体衬底10的示意截面以说明用于获得压力传感器201的制造工艺。图2a示出半导体衬底10，其中在半导体衬底10的表面15处形成牺牲层20。图2b示出进一步处理步骤中的半导体衬底10，其中形成覆盖牺牲层20的功能层30。在图2c中，在功能层30中形成至少一个空洞75，其中通过至少一个空洞75应用去除工艺来去除牺牲层20以产生空腔35，其在图2d中示出。此外，对于半导体衬底10提供温度在550℃与750℃之间的热处理。图2e示出压力传感器，其中空洞75例如以填充材料77封闭。可选地，制造工艺可以在FEOL与BEOL之间执行。此外，热处理可以可选地提供功能层的原子结构的重新结构化以及掺杂原子的激活，其中热处理可以将功能层中的非晶硅转变为多晶硅。

图3a-e示出衬底10的示意截面以说明用于获得微机械系统的制造工艺。图3a示出形成在衬底10的晶体管区域27中的晶体管25。在图3b中，在衬底的MEMS区域60中提供结构化牺牲层20，其中如图3c所示，形成至少部分覆盖结构化牺牲层的功能层30，例如功能MEMS层。图3d示出进一步处理步骤中的衬底10，其中在功能层30中提供一空洞75，或多个例如蚀刻空洞75。在图3e中，去除牺牲层以产生空腔35。在图3f中，形成另一层45以封闭蚀刻空洞。层45在晶体管区域27的至少一部分上方延伸。图3g示出微机械系统，其中形成至少一个金属层65。可选地，层45是在晶体管区域的至少一部分上方延伸的介电层，其中至少一个金属层形成在介电层上方。在晶体管区域中可以至少部分去除层45。

图4示出包括半导体衬底10、晶体管区域27中的至少一个晶体管25以及至少一个晶体管25上方的至少一个金属层65的微机械系统，至少一个金属层65的下表面具有第一垂直层次235。微机械系统还包括在MEMS区域60中的功能层30，例如功能MEMS层，功能层30具有在低于第一垂直层次235的第二垂直层次240处的上表面。

功能层可以包括多晶硅。此外，功能层30可以可选地包括空洞，其由另一层封闭。封闭空洞的层的高度可以低于600nm。附加地，微机械系统可以包括在MEMS区域和晶体管区域中延伸的至少一个介电层。在电介质上方，微机械系统可以包括晶体管区域中的至少一个金属层。此外，空腔可以形成在功能MEMS层与衬底10之间。

图5a-d示出已处理的衬底10和相关衬底的示意截面以说明用于获得微机械系统的示例性制造工艺。制造工艺包括在前段制程（FEOL）工艺中在晶体管区域27中形成晶体管25，其中在FEOL工艺之后，至少在不是晶体管区域27的区域中形成结构化牺牲层20。形成至少部分覆盖结构化牺牲层20的功能层30，并且在形成功能层30之后，去除牺牲层20以便在功能层30与其上沉积有牺牲层的表面15之间产生空腔35。

一般地，FEOL工艺通常包括半导体衬底的形成，其可以包括晶片的提供、平坦化和清洁，沉积浅沟槽隔离（STI）以及形成阱。附加地，形成可以构建诸如晶体管的电气或电子组件的源极、漏极和栅极端子。换言之，FEOL工艺包括半导体衬底的制备，在该半导体衬底上，可以在进一步的后段制程（BEOL）工艺中应用由绝缘材料分开的金属化结构。在本发明中描述的工艺可以应用于FEOL与BEOL工艺之间。

更具体地，图5a示出包括已处理的半导体衬底10的微机械系统，其中在已处理衬底的表面15上的晶体管区域27中形成至少一个晶体管25或多个晶体管。已处理的半导体衬底10例如通过前段制程（FEOL）工艺来获得。在完成FEOL工艺之后，已处理的半导体衬底10可以包括水平堆叠的层，例如三个不同层。第一层可以是p掺杂的半导体衬底200。第二层可以是高度n掺杂的埋入层205。第三层可以是n掺杂的外延层210。虽然第二和第三层的掺杂类型可以是相同的，但是它们可以包括不同的电气性质，因为埋入层205相比于外延层210的掺杂浓度更高。水平堆叠的已处理半导体衬底的层由于掺杂原子的扩散而彼此合并。深沉片（deepsinker）215将已处理的半导体衬底的表面15通过外延层210电连接至埋入层205。深沉片可以以与埋入层205相似的掺杂浓度再次n掺杂。此外，外延层210可以包括MEMS区域60中的p掺杂阱50。阱50的表面可以是已处理的半导体衬底的表面15的一部分。阱50包括STI（开放浅沟槽隔离）氧化物220的至少一个沟槽以及晶体管区域27中的至少一个晶体管25。在MEMS区域与晶体管区域之间，已处理的半导体衬底包括隔离电导通孔225。可选地，已处理半导体衬底10的表面15可以由钝化层230覆盖。可以在需要与衬底10电接触以及MEMS区域60的至少一部分中的那些区域去除钝化层。对于以上详细说明，应该注意可以利用互补的掺杂类型。本发明还可以应用于其他CMOS技术。

在FEOL工艺之后，通过例如化学气相沉积（CVD）工艺、离子沉积工艺、离子辅助溅射、溅射工艺、阴极真空弧工艺、等离子沉积工艺和/或脉冲激光沉积，在已处理的半导体衬底10的表面15处沉积牺牲层20。牺牲层20可以包括碳材料。此外，牺牲层20可以例如通过光刻和蚀刻工艺来结构化，或者其可以沉积为结构化的牺牲层。可以限定横向边界以横向地界定牺牲层，使得其覆盖衬底的表面的特定部分，其中衬底的表面的剩余部分被暴露，或者至少不被牺牲层20覆盖。牺牲层也可以被结构化为具有带至少一个顶点或拐角的横向形状。牺牲层的结构以例如20nm的精度限定尺寸，并且以例如小于空腔的6%，例如±2..3%的精度限定高度，该结构在进一步的处理步骤中去除牺牲层之后保留。

图5b示出已处理的半导体衬底10，其中功能层30沉积在已处理的半导体衬底10的表面15上，使得牺牲层20被覆盖。功能层30可以被沉积，使得牺牲层20通过例如使用进一步的光刻步骤以结构化功能层30而被至少部分覆盖，或者使得功能层30完全覆盖牺牲层20，如在图1b中所示的。功能层例如通过化学气相沉积（CVD）工艺、离子沉积工艺、离子辅助溅射、溅射工艺、阴极真空弧工艺、等离子沉积工艺和/或脉冲激光沉积，以例如小于6%例如±2..3%的高度的精度来沉积。

功能层30可以包括原位p掺杂的非晶硅，例如包括掺杂剂中的硼，以便获得所需或所期望的电气性质和/或机械性质，诸如更高的机械刚度或更好的电或热传导率。可以使用原位沉积和结构化的多层来沉积功能层。该工艺要求例如在300℃与600℃之间或400℃与500℃之间的，或者大约440℃的相对较低的温度，这可以保持已处理半导体衬底的电气性质。

图5c示出已处理的半导体衬底10，其中通过去除工艺去除牺牲层20，以获得已处理的半导体衬底的表面15与功能层30之间的空腔35。去除工艺可以包括热解工艺、干蚀刻工艺和灰化工艺中的至少一个。在牺牲层20被功能层30完全覆盖的情况下（见图5b），能够在功能层中产生至少一个空洞75以使得能够对牺牲层20进行去除工艺。一个或多个空洞75可以布置为邻近或接近功能层30的边缘。换言之，（多个）空洞从功能层30的暴露表面40延伸至牺牲层20的表面。至少一个空洞75从暴露表面40通往牺牲层20的裕度（margin）区域80。空洞可以位于功能层30的拐角中。取决于制造工艺的配置，空洞不需要专用掩模而可以使用相同掩模与其他结构同时结构化可以是可能的。替换地或者附加地，残留物，诸如湿蚀刻工艺中的蚀刻剂或者干蚀刻工艺中的气体可以留下将通过至少一个空洞去除牺牲层20而产生的空腔35。

如果功能层30仅部分覆盖牺牲层20，则可以通过牺牲层20未被功能层30覆盖的那些区域来施加去除工艺。

可以使用表现出与相对于周围材料的蚀刻速度的蚀刻率有关的极端选择性的材料来支持牺牲层20的去除。以这一方式，甚至可以从功能层30的远端点去除完整的牺牲层20。此外，可以通过干蚀刻工艺来获得该去除，使得该工艺期间的诸如粘住的问题不被预期。所得到的空腔可以具有例如20nm精度的例如20μm的横向范围以及例如小于15%，小于10%或小于5%的高度的精度的例如小于500nm，小于300nm或小于100nm的高度。

进一步的步骤可以是对于功能层30施加热处理。热处理可以引起功能层的原子结构的重新结构化，即功能层可以被张紧和/或恢复。此外，可以激活功能层的掺杂。例如通过功能层中非晶硅热诱生转变为多晶硅，可以获得张力，例如（固有）拉伸应力。掺杂的激活与原子结构的重新结构化在单个热处理中的这一组合是本发明中的进一步步骤。此外，例如450℃至850℃，或者550℃至750℃的最优范围中的相对较低的温度，以及例如小于90分钟，小于60分钟或小于30分钟的短持续时间的热处理时间限制了对于FEOL工艺之后已处理的半导体衬底10的影响。因此，（多个）晶体管25以及可选的构建的其他电子组件保留了它们的规格。否则，它们将需要在复杂工艺中重新限定。

图5d示出微机械系统，其中可选的沉积层45可以覆盖已处理半导体衬底10的表面、功能层30以及晶体管25。如果空洞75已经在前产生，则层45可以布置在空洞内部，使得空腔35被密闭。同时，空腔35的在至少一个空洞75下方的部分也可以由相同填充材料77填充。空腔的这一部分通常由于填充至少一个空洞的副作用而被填充。如上所述，至少一个空洞75邻近于牺牲层20的裕度区域，或者处于牺牲层20的裕度区域的延伸中，并且因此也邻近于（通常在与衬底10的表面15正交的方向上）空腔35的裕度区域。附近的侧壁，例如功能层30的部分以及界定空腔35的底部可以导致填充材料77在空腔内（例如由于粘附效应）的局部受限的沉积，使得空腔35的被填充的部分仅占整个空腔的小部分。此外，已填充的空腔部分在空腔35的裕度部分内，即接近空腔的横向边界，使得空腔的净宽度由已填充空腔部分仅减小到微小或可忽视程度。填充材料77可以是形成或由层45包括的材料，其可以例如是ILD层的中间层介电（ILD）材料。

牺牲层20的裕度区域可以视为相比于牺牲层20的整个横向延伸，接近于牺牲层的横向周边的区域。裕度区域的宽度可以取决于功能层30的几何结构和/或微机械性质。例如，裕度区域可以在牺牲层20的拐角附近的区域中相对宽，并且在边缘的中心附近较窄。替换地或附加地，至少一个空洞75的横向截面面积可以限定为空腔35的横向截面面积的至多5%，可选地，优选为至多4%或3%或1%。根据这些可选的限定，可以明了，功能层的邻近于牺牲层的中心部分（以及在去除牺牲层之后的最终产生的空腔）的一部分是无空洞的，因为这些（仅仅）位于裕度区域中。根据一些实施例，裕度区域可以从牺牲层的横向边界在与该横向边界垂直的方向上延伸至多牺牲层20的最大横向延伸的30%。

在裕度/拐角区域中布置开口点（例如空洞75）允许在封闭开口或空洞75时有高的自由度。由于拐角相对于薄膜的（功能层的）机械性质和在薄膜（功能层）的正交方向上施加的力的作用下的位移仅起微小的作用，保持空腔35（紧挨着）在封闭空洞75的另一层45的下方并非绝对强制性的（即，保持空腔部分在填充空洞的正下方以及邻近处）。

此外，也能够保持空洞75是开放的，例如以允许压力补偿。附加地，也能够在功能层30中产生部分覆盖牺牲层20的空洞75，以例如优化去除工艺。

为了不影响进一步的处理步骤，例如抛光步骤，层可以包括例如小于1500nm、小于1000nm或小于600nm的最大高度。高度可以是已处理的半导体衬底10的表面15与层45的暴露表面之间的，垂直于已处理的半导体衬底10的表面的距离。层45可以包括氮化物或氧化物之一。

层45的沉积可以在高真空环境中处理，该高真空环境包括例如小于100mTorr，小于50mTorr或小于10mTorr的压力。利用高密度等离子体，真空可以支持从例如蚀刻工艺的残留物或干蚀刻工艺的气体的空腔排出。换言之，其可以是联合排出、封闭以及获得的ILD沉积。层45可以是包括例如表面抛光步骤的另外的CMOS工艺的BEOL工艺的第一步骤。

BEOL工艺可以包括构建例如金属层或金属线的金属化结构以及中间介电层的水平堆叠。该堆叠体被形成或沉积以形成微机械系统的布线或互连。通常，金属层在例如光刻工艺中被沉积以及结构化，以形成不同晶体管25之间的金属线，其中金属线可以形成电连接。介电层隔离连接并且构建将再次被结构化的进一步金属层的基础。不同金属化层之间的连接可以例如由通过介电层的通孔来提供。沉积介电层、沉积金属化层以及结构化金属化层以形成至少一个金属线的步骤可以重复，直到完成整个布线。附加地，进一步的层可以沉积在堆叠体中以形成中间层，以例如形成用于蚀刻剂的蚀刻阻挡。此外，至少在MEMS区域的一部分中，BEOL工艺的所有层，即在功能层之后沉积的每一层被去除以通向功能层。这些层的去除部分在堆叠体中形成沟槽。尽管如此，不存在必要的进一步的高温步骤，它们能够损害已处理的半导体衬底，特别是已处理的半导体衬底的掺杂，或者功能层的张力和/或掺杂。

在结构宽度在130nm及以下的技术的上下文中，例如前段制程结构的拓扑图起到相对重要的作用。实施例允许总厚度不超过数百纳米，以便不损害通常存在的BPSG（硼磷硅玻璃）抛光步骤。此外，根据实施例，实现对于尽可能少的中间步骤的减少以及现存工艺的共享或联合使用以促进成功的集成，即满足对于成功集成的前提。

关于压力传感器，提供的一个选项是集成的压力传感器结构，其使用形成在衬底上的多晶硅片状物或薄膜。所使用的工艺利用5至6个掩模层以及复杂工艺来去除片状物与衬底之间的牺牲层。以这一形式，目前的工艺难以集成在CMOS工艺中。本发明仅使用2至3个掩模层以及牺牲层的CMOS可兼容去除，并且因此更好地集成在CMOS工艺中，甚至结合集成在130nm结点中。

此外，例如如果使用离子注入技术，掺杂半导体，例如功能层通常需要激活。掺杂剂首先保持在包括例如硅的衬底的晶格的间隙上，在该间隙处，掺杂剂没有影响。附加地，由于射入晶格的掺杂剂与晶格的分子，例如硅分子的碰撞，离子注入破坏了部分晶格。掺杂的半导体的热处理，例如退火激活了掺杂，即掺杂剂的分子基成在晶格中，并且由于分子的增加的热运动，通过取代遗失分子，已处理的半导体衬底被恢复。除了这些积极效果以外，还发生了掺杂剂的扩散。扩散随着持续时间的增加以及热处理温度的增加而增加。因此，本发明的实施例实现了热处理的限制。

为此，如果在例如为薄膜的功能层30中存在产生的空洞75，（多个）空洞75可以在牺牲材料或空腔35的（多个）拐角或裕度处。因此，可以以联合方式使用用于结构化多晶片状物的光刻工艺以用于空洞蚀刻。此外，能够使用用于封闭、填充或插入的工艺，其并不必然保留空腔35在片状物内空洞75（正）下方的部分。该工艺可以被包括在可以例如是ILD层的层45的沉积中。

功能层30可以形成为多晶硅片状物或薄膜并且可以构建压力传感器。一旦已经完成CMOS结构，所提议的变形集成压力薄片，并且减少结构化光刻工艺的数目。取决于工艺管理，也能够在接触孔结构化之前同时使用密闭氧化物作为ILD。以这一方式，实现CMOS工艺内现存工艺的最大利用。

出于这一目的，仅对拐角或侧边执行薄膜的开口，使得首先，光刻工艺可以用于结构化用于空洞蚀刻的多薄片；此外，变得可能的是，为了封闭或密闭，利用并不必然需要在薄片内空洞75的下方保持空腔35的工艺。

通过合适的温度处理，薄片被修改以使得除了掺杂剂的激活以外，还实现拉伸应力。随后，通过干蚀刻工艺去除传感器薄片上支撑的所有层以及在一个实施方式变形中通过薄钝化来取代。进一步的具体工艺是空腔的干排出（例如牺牲层的蚀刻），掺杂剂的激活以及对于薄片施加拉伸应力，以及排出空洞的封闭或密闭和ILD沉积的组合。

根据实施例，对于压力传感器薄片的集成概念的合适选择是可实现的。这包括一旦周围CMOS电路的晶体管结构的必要部分已经完成则插入薄片（跟随FEOL处理），以不损害CMOS电路的方式利用合适参数的温度处理以及空腔的同时排出以及最底部的层间电介质的部分的沉积（其中最底部的接触层次将在以后的时间点被结构化）。因此，现存的工艺顺序可以在CMOS工艺中使用（仅2至3个附加掩模层次用于集成压力传感器）。

图6通过可以例如实现压力传感器的示例性微机械系统提供示意截面图。微机械系统57包括已处理的半导体衬底10以及晶体管区域27中的至少一个晶体管25。晶体管包括在栅极电极处的间隔物氧化物或间隔物氮化物66。当已处理的半导体衬底被视为最低结构部分时，至少一个金属层65构建在至少一个晶体管25上方，其中至少一个金属层65的下表面具有第一垂直层次235，所述下表面是面对晶体管25的表面。此外，例如为MEMS层的功能层30布置在MEMS区域60中。功能层30包括处于第二垂直层次240的上表面，该第二垂直层次240低于第一垂直层次235，即更接近于表面15。功能层30可以包括多晶硅并且可选地包括空洞75，空洞75可以由填充材料77填充。填充材料77可以包括例如ILD材料，其可以延伸至或延伸进入空腔35。

至少一个晶体管25可以配置为提供例如电路以例如换能或者处理功能层的物理性质的变化。在至少一个晶体管25上方的至少一个金属层65配置为提供对于至少一个晶体管25的电接触。在MEMS区域60中的功能层30是例如传感器中的功能部分，其中功能层30配置为例如由于（作用在功能层30上的）不同的环境压力而改变其物理性质。功能层的物理性质可以例如是功能层的传导率。覆盖功能层30的层45以及可选的更多/其他层，例如水平堆叠的ILD以及金属层/金属化结构/金属线/至少一个金属层65，可以在制造工艺期间在晶体管区域27的至少一个部分上方延伸。尽管如此，至少在MEMS区域60的部分中在制造工艺的进一步步骤中去除这些层，从而形成沟槽85以通向功能层30，功能层30是例如微机械系统的传感部分。

阱50定位为邻近于半导体10的表面15。通常，阱50包括与掺杂的衬底200相同的掺杂类型，然而相比于掺杂的衬底200，更高的掺杂浓度导致阱50更高的导电率。例如，掺杂的衬底200和阱50可以是p掺杂，并且阱50的掺杂级别可以是高于掺杂衬底200的掺杂级别2至5个数量级。通过离子注入工艺或扩散工艺，紧接着诸如炉内退火或快速热退火（RTA）的热处理，可以产生阱50的高掺杂浓度。阱50可以用作已制造的微机械系统或微机械压力传感器中的（反）电极。

图7示出可以是例如压力传感器的微机械系统的截面图，更准确说是，示意FIB（聚焦离子束）段的截面图。功能层30沉积在已处理的半导体衬底10的布置有掺杂阱50的区域上。尽管如此，功能层30例如通过沉积在阱50中的空腔35或STI氧化物220与掺杂阱50电绝缘。此外，已处理的半导体衬底10的表面15和功能层30由层45覆盖。为了例如通过外部电路接触阱50，电接触55构建为邻近于层45和功能层30。层45的至少在与功能层的表面40垂直的区域中覆盖功能层30的部分可以在进一步的处理步骤中去除，以防止功能层30的灵敏度受到例如层45的不同机械强度的影响。此外，功能层30提供通过对于本发明典型的FEOL工艺之后的功能层的热处理获得的典型的结晶程度。REM直光显微镜或截面断裂可以示出该结构。

一旦微机械系统被构建，功能层可以最终形成微机械系统的薄膜、梁、杠杆、悬臂等中的一个。功能层因此变为机械换能或机械活动元件。因为空腔已经形成为邻近于功能层，功能层的至少一部分能够响应于机械力、压力、加速度、电力以及其他物理影响而运动。

图8示出暴露于1bar压力下的功能层30的有限元方法（FEM）模拟的结果。为了模拟的目的，功能层30是薄膜，假定为300nm厚，并且四边被夹住。如可以预期的，在功能层30中间可以观察到最大位移（3.65nm）。另一方面，等距表面到薄膜边缘的距离可以清楚表明，在薄膜的拐角中预期有最小位移。

在前的描述主要关注于MEMS区域以及如何在功能层30下方产生空腔。以下附图9至12关注于晶体管区域以及如何在MEMS区域中形成MEMS元件的同时保护至少一个晶体管免受影响（例如，损害或改变）。因此，在以下附图中忽略了MEMS区域，诸如例如空洞或如何封闭空洞的细节。

为了进一步以较低成本开发具有改进性能的微机电系统（MEMS），有利的是可以将MEMS过程整体地集成到现有CMOS技术中。已经测试了整体集成的不同方式：它们是“首先MEMS”以及“最后MEMS”方法，其中MEMS结构在CMOS过程之前或之后产生。另一方法是“转移和加入”技术，其中MEMS结构在分开的晶片上预先产生并且随后转移到CMOS晶片上。

MEMS集成的另一选项是“交织”技术，其中CMOS和MEMS过程交替。因此，通常整个MEMS工艺被包括在CMOS处理中。这能够实现两种元件的完美集成。

挑战之一在于，不是形成MEMS组件的过程影响CMOS功能性，正好相反，是进一步的CMOS过程影响或者甚至毁坏先前形成的MEMS结构。此外，标准的CMOS工艺应当用于形成MEMS结构，以便获得低的总体复杂性。因此，特别是对于水平压力传感器在中间段制程工艺中集成到CMOS技术中，CMOS技术的逻辑区域（或晶体管区域）需要受到处分保护，其中鲁棒的工艺控制是有利的。

图9a至e示出在制造工艺的若干阶段时微机械系统的示意截面图。图9a示出（FEOL）已处理的半导体衬底495（示出衬底的最上层）。半导体衬底495可以包括在负阱（BP/NW）496中的正掺杂区域上的硅化钴（CoSi）497，使得MEMS区域60中的传感器形成在硅化钴以及负阱中的正掺杂区域上。MEMS区域60也可以称为传感器域，而晶体管区域27也可以称为逻辑域。此外，已处理的半导体衬底可以包括浅沟槽隔离220，包括在MEMS区域中的氧化硅（例如SiO或SiO₂）。在已处理的半导体衬底495中，第一和第二晶体管25a、25b形成在晶体管区域27中。根据实施例，晶体管可以是多个晶体管，从而形成诸如例如eProm（可擦除且可编程只读存储器）的闪存单元，或逻辑器件。此外，层20’’,20和20’沉积在已处理的半导体衬底495上。层20’’和20’可以包括氮化硅(Si₃N₄)。层20’的典型高度可以是25nm（例如，在15nm与50nm之间）。层20’’的典型高度可以是12nm（例如，在8nm与25nm之间）。层20’’可以是抗应力层，层20’可以是在进一步蚀刻工艺期间保护碳牺牲层20的硬掩模。为了去除碳牺牲层20，可以使用缺少（lack）剥除（例如等离子体灰化）工艺。在层20’和20’’之间，布置层20，例如使用等离子激活化学气相沉积（PCVD）来沉积。层20可以包括碳。层20的典型高度可以在50nm与70nm之间。层20，20’和20’’可以称为CVD等离子牺牲层堆叠体。此外，可以施加半导体光刻掩模99以使得碳牺牲层20或更准确地层20’’和层20能够结构化。光刻掩模是例如具有有机ARC抗蚀剂JSRM91Y的抗蚀剂掩模。这可以是由抗反射涂层覆盖的抗蚀剂掩模。光刻掩模的典型高度可以是450nm（例如300nm—650nm）。

在图9b的底部，层20和20’在MEMS区域60中形成（即蚀刻）到光刻掩模99的尺寸。因此，由于蚀刻工艺设计为在氮化物上停止，沟槽905保留。在蚀刻工艺之后，例如使用原地剥除工艺来去除光刻掩模（抗蚀剂）。在图9的底部处的截面图上方，以俯视图900示出MEMS区域。

在图9c的底部，示出例如Bor预掺杂非晶硅功能层30的沉积，其在退火或类似的加热工艺中转变为多晶硅。根据实施例，包括非晶硅的层30，在转变为多晶硅之后，是MEMS区域中的传感器的薄片的未来薄膜。功能层30可以包括300nm的典型高度。光刻掩模99可以沉积在MEMS区域60中的功能层30上方，从而例如在碳层20的区域中的层30的拐角中的一个或多个拐角处留下至少一个自由空间。因此，功能层30的随后的蚀刻，诸如各向异性蚀刻去除晶体管区域中以及MEMS区域中未被留下至少一个空洞75的光刻掩模99覆盖的部分中的层30。至少一个空洞可以具有典型地500nm（例如300nm与700nm之间）的宽度或直径以及50nm（例如25nm与150nm之间）的典型高度。由于在碳牺牲层20上方的光刻掩模中留下有自由空间，碳牺牲层20的一部分在前述（各向异性）蚀刻工艺之后例如通过至少一个空洞75而被暴露。在进一步的蚀刻工艺中，诸如各向同性蚀刻工艺，残留在晶体管区域中和/或碳层边缘的硅被去除。

在图9c的截面图上方示出未覆盖抗蚀剂的MEMS区域60的俯视图。根据实施例，所暴露的碳牺牲层915位于MEMS区域中的未来传感器的拐角。关于图9f和9g示出进一步的俯视图。

在图9d的底部，示出（碳）牺牲层20的例如微波剥除的剥除和抗蚀剂掩模99。这可以使用等离子灰化来执行。抗蚀剂掩模99可以在例如1s至10s内去除。然而，剥除，诸如等离子灰化通常施加例如2min至15min。在图9d的顶部示出在剥除之后MEMS区域的进一步的示意截面图920。用于去除牺牲层的空洞915可以使用另一层45来封闭，另一层45可以是HDP（高密度等离子体）氧化物。

图9e给出了与图5中示出的图示类似的整个衬底的示意图。除了图9d以外，另一层45，例如氧化物层，沉积在晶体管区域和MEMS区域的顶部上。在进一步步骤中，另一层45可以被抛光以形成所需高度下的平面表面，用于后段制程（BEOL）工艺中的进一步金属化。由于相对于图9a至e描述的处理步骤在FEOL与BEOL之间执行，这些步骤也称为中间段制程（MOL）工艺。

图9f和9g示出与图9c的顶部上示出的俯视图类似的四个MEMS区域60的示意俯视图。图9g示出图9f的放大图，聚焦于空洞75和所暴露的（碳）牺牲层20。

图9h示出与图9d的顶部处示出的截面图类似的示意截面图。图9g示出图9h的放大图，聚焦于空腔35。根据所述实施例，空腔的高度是119nm。

图10a至c示出晶体管25以及覆盖牺牲层20的示意截面图。晶体管也可以是多个晶体管，例如形成eProm或另一逻辑器件。图10b示出图10a的一段，聚焦于区域1000，其中牺牲层20仅在微小程度上覆盖晶体管25。图10c示出在中间段制程处理步骤之后的晶体管25，示出在区域1000中，晶体管25受到功能层的蚀刻工艺的损害，因为牺牲层并未充分保护晶体管25。如果牺牲层变得更小，则这一现象变得更加恶化。尽管如此，牺牲层的高度限定了MEMS区域60中的MEMS器件的空腔的高度，其中空腔的小高度导致MEMS器件的改进的灵敏度。因此，矛盾的是，期望在晶体管区域中的晶体管上方具有厚牺牲层，而在MEMS区域中的牺牲层仅具有小高度以形成空腔期（period）。因此，如果期望空腔的小高度，则关于图11a至11l描述的实施例是有利的。

换言之，碳牺牲层20连同上方的氮化硅层20’需要耐受或使能硅薄片30的光刻重做。特别是，薄碳层具有的缺陷在于，使用化学气相沉积工艺沉积在碳层20顶部上的氮化硅层20’，或者碳层20本身并未良好地覆盖至少一个晶体管25。在至少一个晶体管更高和/或陡峭时，这变得甚至更明显。图10e示出至少一个晶体管25，其在后续的处理步骤（例如，等离子和/或各向同性蚀刻），特别是在MEMS区域60中的硅薄片3的（等离子）蚀刻（即功能层30的结构化）以及牺牲层20的蚀刻期间被损害。这会损害特别是在eProm（或晶体管）区域27中的结构。此外，碳层需要被可靠地去除，在利用CMOS工艺进行之前且在MEMS区域20中形成传感器之后是可能的。附加地，由于碳层不耐受诸如湿蚀刻的湿法化学工艺，使用湿法化学工艺而不损害微机械系统是不可能的。

图11a至11l示出根据实施例的在制造工艺的若干阶段时微机械系统的示意截面图。图11a示出在FEOL工艺之后的半导体衬底的示意图，其中图例500示出在进一步处理步骤中使用的不同层。在第一步骤中，如图11b中所示的，隔离材料510，例如诸如HDP氧化物的氧化物沉积在半导体衬底495上。出于简化的原因，图11将在图9中示出的层20’’描述为已处理的半导体衬底495的一部分。有利地，氧化物510是相同的氧化物45，其沉积在中间段制程工艺的最后步骤中（相比于图11l）以作为BEOL工艺中金属化结构的基础。

在第二步骤（图11c）中，抗蚀剂99沉积在晶体管区域中的氧化物510上方，以保护晶体管区域中的氧化物免受蚀刻（例如湿蚀刻）。蚀刻，例如湿蚀刻工艺去除MEMS区域60中的氧化物510。此后，后面的处理步骤可以与关于图9描述的相同。图11d中示出碳牺牲层20和层20’的沉积，层20’包括氮，其可以是在后续蚀刻工艺期间保护碳牺牲层的硬掩模。如图11e所示，抗蚀剂99施加在氮层20’上。在蚀刻工艺中，例如等离子蚀刻（参照图11f），牺牲层20以及层20’保留在晶体管区域27以及MEMS区域60的部分中，其中层20和20’形成MEMS器件的未来空腔。此外，在图11f中抗蚀剂99也已经被去除。

图11g示出MEMS区域60和晶体管区域75中功能层30的沉积，其中在图11h中，抗蚀剂99再次施加在MEMS区域60中，以保护MEMS区域中的功能层30免受蚀刻（图11i）。图11j示出抗蚀剂99被去除。图11k示出牺牲层20的去除，例如灰化工艺，其中功能层60保留在MEMS区域中的空腔上方而在晶体管区域25中晶体管25a、25b保持被氧化物层510覆盖。图11l示出另一层45沉积在衬底上。由于氧化物层510和另一层45有利地来自相同材料，仅仅小的界面525表明在不同的处理步骤期间已经沉积了氧化物层510和另一层45。界面525是使用根据所述实施例的方法制造的MEMS元件的典型特征。

通过在碳牺牲层下方沉积另一氧化物层（形式上用作保护层），所描述的实施例取代或者更好地扩大了覆盖晶体管区域中的晶体管的保护层。氧化物层510（保护层）与牺牲层20的高度无关，并且因此在其高度方面并无限制。因此，能够使用较小高度处的牺牲层以构建MEMS器件的空腔，并且此外有效地利用氧化物层510保护晶体管区域中的晶体管。这克服了图10a至c中示出的问题。此外，氧化物更加耐受硅薄片结构化（硅等离子体蚀刻以及紧接着的各向同性等离子体蚀刻）并且更加耐受需要进一步蚀刻工艺的光刻重做。这是显然的，因为碳牺牲层甚至可以在第一蚀刻工艺期间放松其保护特性。此外，氧化物层抵抗会损害碳牺牲层的湿蚀刻工艺。因此，使用根据实施例的氧化物保护层，可以在微机械系统的形成期间使用所述的湿蚀刻工艺。附加地，氧化物层是CMOS工艺中的标准覆盖物。因此，可以省略氧化物层510的去除，这显著地减少了先前使用的碳牺牲层的去除期间损害晶体管25a，b的风险。这一工艺是进一步有利的，因为整个CMOS集成保持不变，其中仅两个步骤（沉积和结构化氧化物层510）可以被预先加入。

保护层510的典型高度在100nm至2μm之间。附加地，先前沉积的氧化物可以简化最终的化学机械抛光步骤，因为不平处530a和530b相比于不平处530c处于比没有氧化物沉积更加平的水平。这源自MEMS区域中功能层30的上表面的350nm的典型高度以及晶体管区域中晶体管的大约250nm的典型高度。在测验以相对方式示出功能层30以及至少一个晶体管25a，b的高度的图11时，必须考虑这一方面。

实施例示出用于制造压力传感器的另一方法，该方法包括在半导体衬底的表面处形成包括隔离材料的保护层以及在其上形成牺牲层。此外，形成覆盖牺牲层的功能层。该方法还包括形成至少一个空洞并且通过至少一个空洞应用去除工艺来去除牺牲层以产生空腔。提供在550℃与750℃之间的温度下的热处理以及封闭至少一个空洞。热处理可以提供原子结构的重新结构化以及功能层的掺杂原子的激活，并且因此可以将功能层中的非晶硅转变为多晶硅。所述的方法可以在前段制程（FEOL）与后段制程（BEOL）之间执行。

实施例还示出用于制造微机械系统的方法，该方法包括在衬底的晶体管区域中形成至少一个晶体管以及在至少一个晶体管上方沉积包括隔离材料的保护层。此外，在衬底的MEMS区域中形成结构化的牺牲层并且形成至少部分覆盖结构化的牺牲层的功能MEMS层。在进一步步骤中，提供功能MEMS层中的蚀刻空洞并且去除牺牲层以产生空腔。形成另一层以封闭蚀刻空洞，其中另一层在晶体管区域的至少一部分上方延伸，并且在晶体管和/或MEMS区域中形成至少一个金属层。另一层可以是在晶体管区域的至少一部分上方延伸的介电层，并且至少一个金属层形成在介电层上方。此外，在晶体管区域中至少部分去除另一层。

图12示出根据实施例的微机械系统的示意截面图。微机械系统包括半导体衬底10、晶体管区域27中的至少一个晶体管25、在至少一个晶体管25上方的至少一个金属层65，其中至少一个金属层的下表面具有第一垂直层次。此外，微机械系统包括在MEMS区域60中的功能MEMS层30，功能层具有在低于第一垂直层次的第二垂直层次处的上表面以及在晶体管区域中在至少一个晶体管25与至少一个晶体管上方的至少一个金属层65之间的界面525。界面525表明保护层510和另一层45在不同的处理步骤中沉积并且因此即使它们包括相同材料，在保护层510的其上沉积有另一层45的先前表面处可以识别出小的结构差异。

功能层30可以包含多晶硅并且还可以包括上述空洞75。功能层还可以包含封闭空洞的层，其中封闭空洞的该层的高度低于600nm并且其中封闭空洞的层可以是形成（例如另一层45）的层间介电（ILD）层，其在MEMS区域60中被去除以暴露出功能层30。这一释放蚀刻典型地在至少一个金属层65被沉积以及BEOL工艺完成之后执行。至少一个介电层45可以在MEMS区域以及晶体管区域中延伸，其中晶体管区域中的至少一个金属层沉积在介电层上方。空腔35有益地形成在功能MEMS层30与衬底10之间。衬底10的示例性布置关于图6进行描述。

先前讨论的实施例允许压力传感器的高效实施。传感器的切单（singulation）可以通过任何合适的技术来执行，诸如通过切割、锯、蚀刻或隐形切（stealthdicing）。在隐形切中，激光破坏衬底的预定深度处的晶体结构，使得衬底被切单（例如通过断裂衬底），从而可以使衬底的空腔被可靠地打开和通气。

虽然在装置的上下文中描述了一些方面，但是显然，这些方面也表示相应方法的描述，其中方框或器件对应于方法步骤或方法步骤的特征。类似地，在方法步骤的上下文中描述的方面也表示相应装置的相应方框或项目或特征。方法步骤中的一些或全部可以通过（或使用）硬件装置，像例如微处理器、可编程计算机或电子电路来执行。在一些实施例中，最重要的方法步骤中的某一个或更多可以通过这样的装置来执行。

在前述详细描述中，可以看到，为了使本公开流畅的目的，各种特征在实施例中组合在一起。该公开的方法不应解释为反映了所要求保护的实施例需要比在每个权利要求中明确记载的更多的特征的意图。相反，如所附权利要求所反映的，发明主题可以体现少于单个公开实施例的所有特征。因此，所附权利要求从而与详细描述结合，其中每个权利要求本身可以作为单独实施例。虽然每个权利要求本身可以作为单独实施例，应注意，虽然在权利要求中从属权利要求可以指示与一个或多个其他权利要求的具体组合，但是其他实施例也可以包括该从属权利要求与每个其他从属权利要求的主题的组合，或者每个特征与其他从属或独立权利要求的组合。在此提出这样的组合，除非指明并不意图特定组合。此外，还意图包括一项权利要求对于任何其他独立权利要求的特征，即使该权利要求并不直接从属于该独立权利要求。

还应注意，在说明书或权利要求书中公开的方法可以通过具有用于执行这些方法的每个相应步骤的构件的设备来实施。

此外，在一些实施例中，单个步骤可以包括或者可以分解为多个子步骤。这样的子步骤可以被包括并且是该单个步骤的公开内容的部分，除非明确排除。

上述实施例仅用于说明本发明的原理。应理解，在此描述的设置和细节的修改和变形对于本领域的技术人员来说是显而易见的。因此，本发明意图由所附专利权利要求的范围而不是通过本文中实施例的描述和解释的方式所呈现的特定细节来限定。