一种制备具有多晶SiGe栅的纳米级PMOS控制电路的方法

摘要

本发明提供了一种制备具有多晶SiGe栅的纳米级PMOS控制电路的方法，首先制造出N阱，并在N阱上生长Poly-SiGe/SiO2/Poly-Si多层结构；将Poly-Si刻蚀窗口，再淀积一层SiO2；刻蚀掉表面的SiO2层，只保留窗口侧面的SiO2；利用不同的刻蚀比刻蚀掉上层的Ploy-Si；利用不同的刻蚀比刻蚀掉其它区域的SiO2和Poly-SiGe，保留侧壁下面的SiO2和Poly-SiGe，形成栅极；离子注入自对准形成PMOSFET的源、漏区，形成PMOSFET器件；光刻器件的互连线形成PMOS集成电路。本发明能够在微米级硅集成电路加工工艺平台上，不改变现有SPIN二极管制造设备和增加成本的条件下制备出65～90nm的PMOS控制电路。