首页> 中国专利> 一种基于智能闪存缓存的多核异构CPU-GPU系统架构

一种基于智能闪存缓存的多核异构CPU-GPU系统架构

页面导航

摘要

本发明公开了一种基于智能闪存缓存的多核异构CPU-GPU系统架构。架构的特征为具有独立的并行CPU和并行GPU，有各自的存储子系统，均可访问对方的存储器；GPU通过I/O总线连接到芯片组，然后再通过I/O桥与CPU相连；CPU由ALU、寄存器文件和智能闪存缓存以及总线接口组成。

法律状态公告日

法律状态信息

法律状态
2018-08-10

发明专利申请公布后的视为撤回 IPC(主分类):G06F13/40 申请公布日:20160210 申请日:20140801

发明专利申请公布后的视为撤回
2016-03-09

实质审查的生效 IPC(主分类):G06F13/40 申请日:20140801

实质审查的生效
2016-02-10

公开

公开

1. 一种基于智能闪存缓存的多核异构CPU-GPU系统架构 [P] . 中国专利： CN105320630A . 2016-02-10
2. 一种支持基于智能闪存缓存的异构CPU-GPU系统架构的操作系统原型 [P] . 中国专利： CN105892931A . 2016-08-24
3. FLASH MEMORY CONTROLLER MECHANISM CAPABLE OF GENERATING HOST-BASED CACHE INFORMATION OR FLASH-MEMORY-BASED CACHE INFORMATION TO BUILD AND OPTIMIZE BINARY TREE WITH FEWER NODES WHEN CACHE STORES DATA FROM HOST [P] . US2022027282A1 . 2022-01-27

机译：闪存控制器机制能够生成基于主机的高速缓存信息或基于闪存的高速缓存信息，以便在从主机存储数据时，使用较少节点构建和优化二叉树
4. FLASH MEMORY CONTROLLER MECHANISM CAPABLE OF GENERATING HOST-BASED CACHE INFORMATION OR FLASH-MEMORY-BASED CACHE INFORMATION TO BUILD AND OPTIMIZE BINARY TREE WITH FEWER NODES WHEN CACHE STORES DATA FROM HOST [P] . US2021294747A1 . 2021-09-23

机译：闪存控制器机制能够生成基于主机的高速缓存信息或基于闪存的高速缓存信息，以便在从主机存储数据时，使用较少节点构建和优化二叉树
5. CPU-GPU HETEROGENEOUS SOC PERFORMANCE CHARACTERIZATION METHOD BASED ON MACHINE LEARNING [P] . 世界知识产权组织专利： WO2020114311A1 . 2020-06-11

机译：基于机器学习的CPU-GPU异构SOC性能表征方法