微机械系统和用于制造微机械系统的方法

摘要

本公开的实施例涉及一种微机械系统和用于制造微机械系统的方法，该方法包括：在前道制程(FEOL)工艺中在晶体管区域中形成晶体管；在FEOL工艺之后，形成牺牲层；对牺牲层进行结构化以形成经结构化的牺牲层；形成至少部分地覆盖经结构化的牺牲层的功能层；以及去除牺牲层以创建空腔。

说明书

技术领域

本公开的实施例涉及用于制造微机械系统的方法。本公开的另外 的实施例涉及用于制造压力传感器的方法。本公开的另外的实施例涉 及微机械系统。本公开的另外的实施例涉及用于制造微机械系统的方 法，并且尤其涉及将水平压力传感器结构集成在CMOS技术中。

背景技术

术语微机电系统(MEMS)或微机械系统常常用于指代组合了电 部件与机械部件的小型集成装置或系统。当将重点放在微机械部分上 时，术语“微机械系统”可以用于描述包括一个或多个微机械元件并 且可能但并不一定包括电部件和/或电子部件的小型集成装置或系统。

微机械系统可以用作例如致动器、变换器或传感器，例如压力传 感器。压力传感器目前是汽车电子设备和消费品电子设备中的大批量 产品。对于很多这些应用而言，使用了其中传感器被集成在专用集成 电路(ASIC)中的系统。例如，英飞凌科技股份有限公司(Infineon TechnologiesAG)提供了作为侧面安全气囊传感器的这样的系统。

特别地，微机械系统的机械有源元件可能典型地要求相对复杂的 结构，如凹部、横梁、悬臂、底切、空腔等。可能要求相对高数量的 制造步骤。此外，例如，用于建造微机械系统的所使用的工艺可能需 要与用于创建电部件和/或电子部件的可能的后续制造步骤兼容。

发明内容

本公开涉及例如将薄片或薄膜集成到130nm节点中，该130nm 节点已经仅被研究至例如对于集成在衬底内的薄片或薄膜而言的较 少扩展。

本公开的实施例涉及一种用于制造微机械系统的方法。方法包括 在前道制程(FEOL)工艺中在晶体管区域中形成晶体管的步骤。在 FEOL工艺之后，至少在不是晶体管区域的区域中形成经结构化的牺 牲层，形成至少部分地覆盖经结构化的牺牲层的功能层，以及在形成 功能层之后去除牺牲层以便在功能层与牺牲层被沉积在其上的表面 之间创建空腔。

根据实施例，方法可以包括进行热处理的进一步动作，其中热处 理可以激活功能层的掺杂原子并提供对功能层的原子结构的重构。对 原子结构的重构进一步在功能层中创建了张力。

本公开的另外的实施例涉及一种用于制造压力传感器的方法。方 法包括在半导体衬底的表面上的牺牲层的形成，其中形成覆盖牺牲层 的功能层。此外，形成至少一个孔并且通过穿过至少一个孔应用去除 工艺而去除牺牲层以创建空腔。另外，提供处于550℃至750℃之间 的温度的热处理并且将至少一个孔封闭。

本公开的另外的实施例涉及一种微机械系统，包括半导体衬底， 半导体衬底具有在晶体管区域中的至少一个晶体管和在至少一个晶 体管上方的至少一个金属层，其中至少一个金属层的下表面具有第一 垂直水平。此外，微机械系统包括在MEMS区域中的功能MEMS层， 其中功能层具有处于比第一垂直水平更低的第二垂直水平的上表面。

本公开的另外的实施例涉及一种用于制造微机械系统的方法。方 法包括：在衬底的晶体管区域中形成至少一个晶体管的步骤。在衬底 的MEMS区域中提供经结构化的牺牲层，其中形成至少部分地覆盖 经结构化的牺牲层的功能MEMS层，并且在功能MEMS层中提供蚀 刻孔。此外，去除牺牲层以创建空腔，并且形成封闭蚀刻孔的另外的 层，其中另外的层在晶体管区域的至少一部分上方延伸和形成至少一 个金属层。

附图说明

随后将利用附图详细描述本公开的实施例，其中：

图1A至图1E示出处于根据实施例的制造工艺的几个阶段的穿过 微机械系统的示意性截面图；

图2A至图2E示出处于根据实施例的制造工艺的几个阶段的穿过 微机械系统的示意性截面图；

图3A至图3G示出处于根据实施例的制造工艺的几个阶段的穿 过微机械系统的示意性截面图；

图4示出穿过根据实施例的微机械系统的示意性截面图；

图5A至图5D示出处于根据实施例的制造工艺的几个阶段的穿 过微机械系统的示意性截面图；

图6示出根据实施例的微机械系统的示意性截面图；

图7示出根据实施例的微机械系统的一部分的通过FIB(聚焦的 离子束)获得的示意性截面图；

图8示意性地图示出有1巴(bar)的压力作用于其上的薄膜的位 移的数值模拟的结果。

具体实施方式

在利用附图详细描述本公开的实施例之前，需要指出的是，相同 或功能上等同的元件在附图中给予相同的附图标记或相似的附图标 记，并且典型地省略针对提供有相同或相似附图标记的元件的重复描 述。因此，针对具有相同或相似附图标记的元件提供的描述是可相互 互换的。

微机械系统(例如压力传感器和其他传感器)是大批量产品。有 时传感器或几个传感器被集成为例如专用集成电路(ASIC)形式的系 统。在向新的技术节点迁移时，挑战之一是以如下方式集成这些系统： 使得例如CMOS(互补金属氧化物半导体)工艺的复杂性不会不必要 地增加，并且使得可以高程度地、优选地利用很少或最少的开发努力 保留CMOS电路的现有集成方案。

图1A至图1E示出衬底10的示意性截面图，以图示出用于获得 微机械系统的制造工艺。图1A示出在例如衬底10上的晶体管区域 27中在前道制程(FEOL)工艺中形成的晶体管25或多个晶体管。在 完成FEOL工艺之后，图1B示出在包括牺牲层20的形成的进一步处 理动作中的衬底，牺牲层20可以包含碳。在图1C中，对牺牲层进行 结构化以形成经结构化的牺牲层20。图1D示出在进一步处理动作中 的衬底10。形成至少部分地覆盖经结构化的牺牲层的功能层30，其 中牺牲层20如图1E所示被去除了。此外，存在应用于衬底10的可 选步骤。

制造工艺可以进一步包括热处理，其中热处理激活功能层30的 掺杂原子并提供对功能层30的原子结构的重构。可选地，功能层可 以完全覆盖牺牲层20。因此，可以在功能层30中创建孔。可以使用 孔来应用用于将牺牲层20去除的去除工艺，以在功能层30与半导体 衬底的表面之间创建空腔，并且其中在功能层的表面处布置一个层以 封闭孔，其中该层的高度低于600nm。该层可以包括氮化物或氧化物。

制造工艺可以进一步包括后道制程(BEOL)工艺，其中在BEOL 中形成至少一个金属层，该至少一个金属层可以至少在MEMS区域 的一部分中被去除，例如以在晶体管区域27中对至少一个金属线进 行结构化。在对至少一个金属线进行结构化之后，可以在晶体管区域 和MEMS区域中形成至少一个电介质层。此外，可以向功能层30提 供热处理以向功能层提供张力，其中热处理的温度可以在550℃与 750℃之间。

图2A至图2E示出半导体衬底10的示意性截面图以图示出用于 获得压力传感器201的制造工艺。图2A示出半导体衬底10，其中牺 牲层20形成在半导体衬底10的表面15处。图2B示出在进一步处理 动作中的半导体衬底10，其中形成覆盖牺牲层20的功能层30。在图 2C中，在功能层30中形成至少一个孔75，其中通过穿过至少一个孔 75应用去除工艺而将牺牲层20去除，以创建出如图2D所示的空腔 35。此外，向半导体衬底10提供处于550℃与750℃之间的温度的热 处理。图2E示出压力传感器，其中例如用填充金属77将孔75封闭。 可选地，制造工艺可以在FEOL与BEOL之间进行。此外，热处理可 以可选地提供对功能层的原子结构的重构和对掺杂原子的激活，其中 热处理可以在功能层中将非晶硅转化成多晶硅。

图3A至图3E示出衬底10的示意性截面图，以图示出用于获得 微机械系统的制造工艺。图3A示出形成在衬底10的晶体管区域27 中的晶体管25。在图3B中，在衬底的MEMS区域60中提供经结构 化的牺牲层20，其中，如图3C所示，形成至少部分地覆盖经结构化 的牺牲层的功能层30、例如功能MEMS层。图3D示出在进一步处 理动作中的衬底10，其中在功能层30中提供孔75或多个例如蚀刻孔 75。在图3E中，将牺牲层去除以创建空腔35。在图3F中，形成另 外的层45以封闭蚀刻孔。层45在晶体管区域27的至少一部分上方 延伸。图3G示出微机械系统，其中形成至少一个金属层65。可选地， 层45是在晶体管区域的至少一部分上方延伸的电介质层，其中至少 一个金属层形成在电介质层上方。可以在晶体管区域中至少一部分地 去除层45。

图4示出包括了半导体衬底10、晶体管区域27中的至少一个晶 体管25和至少一个晶体管25上方的至少一个金属层65的微机械系 统，至少一个金属层65的下表面具有第一垂直水平235。微机械系统 进一步包括在MEMS区域60中的功能层30、例如功能MEMS层， 功能层30具有比第一垂直水平235更低的第二垂直水平240的上表 面。

功能层可以包括多晶硅。此外，功能层30可以可选地包括孔， 该孔由另外的层封闭。封闭孔的层的高度可以低于600nm。另外，微 机械系统可以包括在MEMS区域和晶体管区域中延伸的至少一个电 介质层。在电介质层上方，微机械系统可以包括在晶体管区域中的至 少一个金属层。此外，可以在功能MEMS层与衬底10之间形成空腔。

图5A至图5D示出经处理的衬底10和相关结构的示意性截面图， 以图示出用于获得微机械系统的示例制造工艺。制造工艺包括在前道 制程(FEOL)工艺中形成在晶体管区域27中的晶体管25，其中，在 FEOL工艺之后，至少在不是晶体管区域27的区域中形成经结构化的 牺牲层20。形成至少部分地覆盖经结构化的牺牲层20的功能层30， 并且，在形成功能层30之后，去除牺牲层20以便在功能层30与其 上沉积有牺牲层的表面15之间创建空腔35。

一般情况下，FEOL工艺典型地包括半导体衬底的形成，该形成 可以包括晶片的提供、平面化和清洁、沉积出浅沟道隔离(STI)以 及形成阱。另外，形成可以建立诸如晶体管等的电或电子部件的源极、 漏极和栅极端子。换言之，FEOL工艺包括半导体衬底的制备，然后 可以在进一步的后道制程(BEOL)工艺中应用通过绝缘材料分离的 金属化结构。本公开中描述的工艺可以在FEOL与BEOL工艺之间应 用。

更具体地，图5A示出包括经处理的半导体衬底10的微机械系统， 其中在经处理的衬底的表面15上在晶体管区域27中形成至少一个晶 体管25或多个晶体管。例如通过前道制程(FEOL)工艺获得经处理 的半导体衬底10。在完成FEOL工艺之后，经处理的半导体衬底10 可以包括水平堆叠的层，例如三个不同的层。第一层可以是p掺杂的 半导体衬底200。第二层可以是高度n掺杂的埋设层205。第三层可 以是n掺杂的外延层210。即使第二和第三层的掺杂类型可以是相同 的，但它们归因于埋设层205与外延层210相比较高的掺杂浓度而可 以包括不同的电特性。水平堆叠的经处理的半导体衬底的层归因于掺 杂原子的扩散而互相合并。深沉降部(deepsinker)215将经处理的 半导体衬底的表面15电气地穿过外延层210连接至埋设层205。可以 以与埋设层205相似的掺杂浓度将深沉降部再次n掺杂。此外，外延 层210可以在MEMS区域60中包括p掺杂阱50。阱50的表面可以 是经处理的半导体衬底的表面15的一部分。阱50包括STI(开放浅 沟道隔离)氧化物220的至少一个沟道和在晶体管区域27中的至少 一个晶体管25。在MEMS区域与晶体管区域之间，经处理的半导体 衬底包括隔离的导电过孔225。可选地，经处理的半导体衬底10的表 面15可以用钝化层230覆盖。可以在要求与衬底10电接触所在的那 些区域中以及至少在MEMS区域60的一部分中将钝化层去除。关于 以上规格，应该注意的是可以利用互补的掺杂类型。本公开进一步可 用于其它CMOS技术。

在FEOL工艺之后，在经处理的半导体衬底10的表面15处借助 于例如化学气相沉积(CVD)工艺、离子沉积工艺、离子辅助溅射、 溅射工艺、阴极真空电弧工艺、等离子体沉积工艺和/或脉冲激光沉积 而沉积出牺牲层20。牺牲层20可以包括碳材料。此外，牺牲层20 可以例如通过光刻和蚀刻工艺被结构化，或者可以沉积为经结构化的 牺牲层。可以限定出横向边界以在横向上界定牺牲层，使得它覆盖衬 底的表面的某部分，其中衬底的表面的剩余部分被露出或者至少没有 被牺牲层20覆盖。牺牲层也可以被结构化以具有包括至少一个顶点 或角部的横向形状。牺牲层的结构限定了以例如20nm的精度的尺寸， 和以例如小于空腔的6％、例如±2..3％的精度的高度，该空腔是在进 一步处理步骤中去除牺牲层之后留下的。

图5B示出经处理的半导体衬底10，其中功能层30沉积在经处 理的半导体衬底10的表面15上使得牺牲层20被覆盖。功能层30可 以以如下方式沉积：使得例如通过使用进一步光刻步骤对功能层30 进行结构化而使牺牲层20至少被部分地覆盖，或者使得功能层30完 全覆盖牺牲层20，如图1B中所示的那样。借助于例如化学气相沉积 (CVD)工艺、离子沉积工艺、离子辅助溅射、溅射工艺、阴极真空 电弧工艺、等离子体沉积工艺和/或脉冲激光沉积、以例如小于6％、 例如±2..3％的高度的精度沉积出功能层。

功能层30可以包括原位p掺杂非晶硅，例如在掺杂剂中包括硼， 以便得到诸如较高的机械刚度或更好的电或热导率等的要求或期望 的电特性和/或机械特性。功能层可以利用多层原位沉积或结构化来沉 积。该工艺要求比较低的温度，例如在300℃与600℃之间，或者在 400℃与500℃之间，或者大约440℃，该温度可以保留经处理的半导 体衬底的电特性。

图5C示出经处理的半导体衬底10，其中牺牲层20通过去除工 艺被去除，使得获得在经处理的半导体衬底15的表面与功能层30之 间的空腔35。去除工艺可以包括热分解工艺、干法蚀刻工艺和灰化工 艺(ashingprocess)中的至少一个。假使牺牲层20用功能层30完全 覆盖(参见图5B)，则可以在功能层中创建至少一个孔75以使得去 除工艺能够访问牺牲层20。一个或多个孔75可以与功能层30的边缘 相邻布置或靠近功能层30的边缘布置。换言之，孔从功能层30的露 出表面40延伸至牺牲层20的表面。至少一个孔75从露出表面40引 导至牺牲层20的边缘区域80。孔可以位于功能层30的角部。取决于 制造工艺的配置，有可能使孔不要求专用掩模，而是可以使用相同掩 模与其他结构同时被结构化。备选地或另外地，诸如湿法蚀刻工艺中 的蚀刻剂或干法蚀刻工艺中的气体等的残留产物可以穿过至少一个 孔离开通过去除牺牲层20而创建出的空腔35。

如果功能层30仅部分地覆盖牺牲层20，则可以通过牺牲层20未 被功能层30覆盖的那些区域应用去除工艺。

牺牲层20的去除可以通过使用相对于周围材料的蚀刻速率展现 出关于蚀刻速度的极端选择性的材料来支持。以该方式，可以甚至从 功能层30的远端点将完整的牺牲层20去除。此外，去除可以通过干 法蚀刻工艺获得，使得诸如工艺期间的粘附等的问题是不可预料的。 得到的空腔可以具有以例如20nm的精度的例如20μm的横向范围和 以例如小于15％、小于10％或小于5％的高度的精度的例如小于 500nm、小于300nm或小于100nm的高度。

进一步动作可以是对功能层30应用热处理。热处理可以引起对 功能层的原子结构的重构，即可以拉紧和/或愈合功能层。此外，也可 以激活功能层的掺杂。张力、例如(本征)拉伸应力可以通过例如功 能层中的非晶硅至多晶硅的热诱导转化而获得。在单个热处理中的掺 杂的激活与原子结构的重构的结合在本公开中是进一步的步骤。此 外，在例如450℃至850℃或550℃至750℃的最佳范围内的相对低的 温度和例如小于90分钟、小于60分钟或小于30分钟的热处理时间 的短持续时间限制了在FEOL工艺之后对经处理的半导体衬底10的 冲击。因此，晶体管25和可选地建立的其他电子部件保留了它们的 规格。否则的话，它们将需要在精心设计的工艺中被重新限定。

图5D示出微机械系统，其中可选地沉积的层45可以覆盖经处理 的半导体衬底10的表面15、功能层30和晶体管25。如果之前已经 创建了孔75，则层45可以布置在孔内使得空腔35被密封。同时，空 腔35的在至少一个孔75下方的部分也可能被用相同的填充材料77 填充。空腔的该部分典型地归因于填充至少一个孔的副作用而被填 充。如上所述，至少一个孔75与牺牲层20的边缘区域相邻或在边缘 区域的延伸上，并且因此也与(典型地在正交于衬底10的表面的方 向上)空腔35的边缘区域相邻。附近的侧壁、例如功能层30的一部 分以及划出空腔35的边界的底部可以导致空腔内的填充材料77的局 部受限的沉积(归因于粘着效应)，使得空腔35的被填充的一部分 构成了整个空腔的仅一小部分。此外，被填充的空腔部分在空腔35 的边缘部分内，即靠近空腔的横向边界，使得空腔的净宽度仅由于被 填充的空腔部分而被减小较小或可忽略的程度。填充材料77可以是 形成层45的材料或由层45构成，该层45可以是例如内层电介质 (ILD)层的ILD材料。

与牺牲层20的整体横向延伸相比，牺牲层20的边缘区域可以被 视作靠近牺牲层的横向外周的区域。边缘区域的宽度可以取决于功能 层30的几何结构和/或微机械特性。例如，边缘区域可以在接近牺牲 层20的角部的区域中相对宽，并且接近边缘的中央更窄。备选地或 另外地，至少一个孔75的横截面面积可以被限定为空腔35的横截面 积的至多5％，可选地优选至多4％或3％或2％或1％。从这些可选限 定可以变清楚的是，功能层的与牺牲层的中央部分相邻的部分(和牺 牲层的去除之后最终创建出的空腔)没有孔，因为这些孔(仅仅)位 于边缘区域中。根据一些实施例，边缘区域可以从牺牲层的横向边界 以牺牲层20的最大横向延伸的至多30％在垂直于横向边界的方向上 延伸。

将开口点(例如孔75)布置在边缘/角部区域中允许了当封闭开 口或孔75时的高自由度。因为关于薄膜的(功能层的)机械特性和 在与表面(功能层)正交的方向上起作用的力下产生的位移方面角部 仅扮演了很小的角色，所以使空腔35维持在封闭孔75的另外的层45 的(紧)下方不是绝对强制性的(即，维持空腔部分在被填充的孔的 正下方和附近)。

此外，也可以是使孔74保持开放，例如以允许压力补偿。另外， 也可以在部分地覆盖牺牲层20的功能层30中创建孔75，例如以使去 除工艺最佳化。

为了不影响进一步的处理动作、例如抛光动作，该层可以包括例 如小于1500nm、小于1000nm或小于600nm的最大高度。高度可以 是经处理的半导体衬底10的表面15与层45的露出表面之间的垂直 于经处理的半导体衬底10的表面的距离。层45可以包括氮化物或氧 化物中的一个。

层45的沉积是在包括了例如小于100mTorr(毫托)、小于50mTorr 或小于10mTorr的压力的高真空环境下进行处理。真空可以支持从例 如利用高密度等离子体进行的蚀刻工艺的残留物或干法蚀刻工艺的 气体中进行空腔排空。换言之，可以是获得的联合排空、封闭和ILD 沉积。层45可以是包括了例如诸如表面抛光步骤等的进一步的CMOS 工艺的BEOL工艺的第一步骤。

BEOL工艺可以包括建立金属化结构(例如金属层或金属线)和 中间电介质层的水平堆叠体。堆叠体被形成或沉积以形成微机械系统 的布线或互连。典型地，金属层例如在光刻工艺中被沉积并被结构化 以形成不同晶体管25之间的金属线，其中金属线可以形成电电连接。 电介质层将连接隔离并建立了用于另外的金属层的基础，该另外的金 属层被再次结构化。不同金属化层之间的连接可以例如通过穿过电介 质层的过孔来提供。沉积电介质层、沉积金属化层和将金属化层结构 化以形成至少一个金属线的步骤可以重复进行直到完成整个布线。另 外，另外的层可以例如沉积在形成中间层的堆叠体中，以形成用于蚀 刻剂的蚀刻止挡件。此外，至少在MEMS区域的一部分中，BEOL 工艺的所有层、即功能层之后沉积的每一层被去除以提供对功能层的 访问。这些层的去除部分在堆叠体中形成沟槽。然而，没有能够危害 经处理的半导体衬底、尤其是经处理的半导体衬底的掺杂或功能层的 张力和/或掺杂的必要的进一步高温步骤。

在具有130nm及以下的结构宽度的技术的上下文中，例如前道制 程结构的拓扑扮演相当重要的角色。实施例允许总厚度不超过几百纳 米，以便不损害常常存在的BPSG(硼磷硅玻璃)抛光步骤。此外， 根据实施例，获得了尽可能少的中间步骤的减少和现有工艺的共享或 联合使用，以有利于成功集成，即满足用于成功集成的先决条件。

关于压力传感器，一个选项由使用形成在衬底上的多晶硅叶片 (blade)或薄膜的集成压力传感器结构来提供。使用的工艺采用5至 6个掩模层和用于去除叶片与衬底之间的牺牲层的精心设计的工艺。 以该形式，本工艺几乎不可集成在CMOS工艺中。本公开仅使用2 至3个掩模层和与牺牲层的去除兼容的CMOS，并且因此可更好地集 成在CMOS工艺中，甚至与达到130nm节点的集成有关。

此外，经掺杂的半导体、例如功能层典型地需要激活，例如如果 使用离子注入技术。掺杂剂首先留在包括例如硅的衬底的晶体晶格的 间隙上，其中掺杂剂没有起效果。另外，离子注入归因于射入晶格的 掺杂剂与晶体晶格的分子(例如硅分子)的碰撞而破坏了晶体晶格的 一部分。经掺杂的半导体的热处理、例如退火激活了掺杂，即掺杂剂 的分子被集成在晶体晶格中，并且经处理的半导体衬底通过更换缺失 分子而愈合，两者都归因于分子的增加的热运动。除这些积极效果以 外，也发生掺杂剂的扩散。扩散随热处理的增加的持续时间和增加的 温度而增加。因此，本公开的实施例实现了对热处理的限制。

在这点上，如果在例如薄膜的功能层30中有创建的孔75，则孔 75可以在牺牲材料或空腔35的角部或边缘建造。因此，可以对于孔 蚀刻以联合的方式来使用用于对多晶叶片进行结构化的光刻工艺。此 外，能够使用用于封闭、填充或填塞的工艺，该工艺不一定必须保留 空腔的在叶片内的孔75(正)下方的部分。该工艺可以被包括在可以 是例如ILD层的层45的沉积中。

功能层30可以形成为多晶硅叶片或薄膜并且可以建立压力传感 器。一旦CMOS结构完成，提出的变体就集成了压力薄片，并且减少 了结构化光刻工艺的数量。取决于工艺布置，也可以在接触孔结构化 之前同时使用密封氧化物作为ILD。在该方式中，获得了现有工艺在 CMOS工艺中的最大利用率。

为该目的，仅仅在角部或侧边薄膜上建造薄膜的开口，使得一方 面光刻工艺可以用于对用于孔蚀刻的多薄片(polylamella)进行结构 化；另外，对于封闭或密封而言，变得能够利用不一定需要使空腔35 维持在薄片内的孔75下方的工艺。

借助于合适的温度处理，薄片被改性，使得除掺杂剂的激活以外， 还获得了拉伸应力。被支撑在传感器薄片上的所有层在后面借助于干 法蚀刻工艺被去除，并且在一个实施变型中被薄钝化层取代。进一步 的特定工艺是空腔的干排空(例如，牺牲层的蚀刻)、掺杂剂的激活 和对薄片的拉伸应力的应用以及排空孔的封闭或密封与ILD沉积的 结合。

根据实施例，可获得用于压力传感器薄片的集成概念的合适选 择。这包括一旦周围CMOS电路的晶体管结构的实质部分完成时就插 入薄片(下面是FEOL工艺)、以不损害CMOS电路的方式利用合适 参数的温度处理和同时的空腔的排空与最底部层间电介质的一部分 的沉积，其中最底部接触层级将在后面一个时间点被结构化。因此， 可以在CMOS工艺中使用现有的工艺序列(对于集成压力传感器只有 2至3个附加掩模层级)。

图6提供了穿过可以例如实施压力传感器的示例微机械系统的示 意性截面图。微机械系统57包括经处理的半导体衬底10和在晶体管 区域27中的至少一个晶体管25。当经处理的半导体衬底被视作最低 的结构性部分时，至少一个金属层65被建立在至少一个晶体管25上 方，其中至少一个金属层65的下表面具有第一垂直水平235，该下表 面是面向晶体管25的表面。此外，功能层30作为例如MEMS层布 置在MEMS区域60中。功能层30包括处于比第一垂直水平235更 低(即更靠近表面15)的第二垂直水平240的上表面。功能层30可 以包括多晶硅并且可选地包括可以用填充材料77填充的孔75。填充 材料77可以包括可延伸至空腔35或延伸到空腔35内的例如ILD材 料。

至少一个晶体管25可以被配置成提供例如转变或处理功能层的 物理特性的变化的例如电路装置。至少一个晶体管25上方的至少一 个金属层65被配置成为至少一个晶体管25提供电接触。MEMS区域 60中的功能层30例如是传感器中的功能部件，其中功能层30被配置 成例如归因于不同环境压力而改变其物理特性(作用于功能层30上)。 功能层的物理特性可以是例如功能层的传导率。层45和可选的多个/ 其他层、例如水平堆叠的ILD和覆盖功能层30的金属层/金属化结构 /金属线70可以在制造工艺期间在晶体管区域27的至少一部分上方延 伸。然而，这些层至少在MEMS区域60的一部分中在制造工艺的进 一步步骤中被去除，从而形成了沟道85以提供对作为例如微机械系 统的传感部件的功能层30的访问。

阱50并定位成与半导体10的表面15相邻。典型地，阱50包括 与经掺杂的衬底200相同的掺杂类型，然而以较高的掺杂浓度导致与 经掺杂的衬底200相比更高的阱50的电传导率。例如，经掺杂的衬 底200和阱50两者可以都是p掺杂的，并且阱50的掺杂水平可以比 经掺杂的衬底20的掺杂水平高2至5个数量级。阱50的高掺杂浓度 可以借助于离子注入工艺或扩散工艺、随后通过诸如炉内退火或快速 热退火(RTA)等的热处理来创建。阱50可以用作制造出的微机械 系统或微机械压力传感器中的(反向)电极。

图7示出可以例如是压力传感器的微机械系统的示意性截面图， 确切地是示意性FIB(聚焦离子束)部分。功能层30被沉积在经处理 的半导体衬底10的布置有掺杂阱50的区域上。然而，功能层30例 如通过空腔35或沉积在阱50中的STI氧化物220与掺杂阱50电绝 缘。此外，经处理的半导体衬底10的表面15与功能层30被层45覆 盖。为了例如由外部电路接触阱50，与层45和功能层30相邻地建立 了电接触55。层45的至少在垂直于功能层的表面40的区域中覆盖功 能层30的部分可以在进一步的处理步骤中被去除，以防止功能层30 的灵敏度受到例如层45的不同机械强度的影响。此外，功能层30提 供了通过在FEOL处理之后对功能层的热处理得到的一种典型的结晶 度，这对于本公开是典型的。REM直射光显微术或截面切断可以图 示出结构。

一旦微机械系统被建立，功能层就可以最终形成微机械系统的薄 膜、横梁、杆、悬臂等中的一个。功能层因此变成机械转变或机械有 源元件。因为已经与功能层相邻地形成的空腔，所以功能层的至少一 部分能够响应于机械力、压力、加速度、电场力及其他物理影响而移 动。

图8示出暴露于1bar的压力的功能层30的有限元法(FEM)模 拟的结果。为了模拟起见，功能层30是薄膜，假定300nm厚并且在 所有四侧处被夹紧。如可以预料的，可以在功能层30的中间观察到 最大位移(3.65nm)。另一方面，等距表面到薄膜边缘的距离清楚地 表明，在薄膜的角部最小的位移是可预料的。

之前讨论的实施例允许压力传感器的高效实施。传感器的单片化 (singulation)可以通过任何适当的技术来进行，如通过切割、锯切、 蚀刻或隐形切分等。在隐形切分中，激光在衬底的预定深度处破坏晶 体结构，使得衬底可以被单片化(例如通过使衬底断裂)，使得衬底 的空腔被可靠地打开并通风。

虽然已经在设备的背景下描述了一些方面，但清楚地是，这些方 面也代表相应方法的描述，其中块或装置对应于方法动作或方法动作 的特征。类似地，在在方法的背景下描述的方面也代表相应块或相应 设备的项或特征的描述。方法动作中的一些或所有可以用(或使用) 硬件设备、像例如微处理器、可编程计算机或电子电路来执行。在一 些实施例中，最重要的方法动作中的某一个或多个可以由这样的设备 来执行。

在前述发明内容中，可以看出为了使公开精简的目的而在实施例 中将各种特征组合在一起。本公开的方法不应解释为反映所要求保护 的实施例需要比各权利要求中明确限定的更多的特征的意图。而是， 如下面的权利要求反映的，发明主题可以在于少于单个公开的实施例 的所有特征。因此下面的权利要求特此被并入发明内容，其中各权利 要求可以独立地作为单独的实施例。虽然各权利要求可以独立地作为 单独的实施例，但需要注意的是，尽管从属权利要求可以在权利要求 书中指代与一个或多个其他权利要求的特定组合，但其他实施例也可 以包括从属权利要求与各其他从属权利要求的主题的组合或各特征 与其他从属或独立权利要求的组合。这里提出这样的组合，除非指出 不意图特定组合。此外，意在还包括一权利要求的特征到任何其他独 立权利要求，即使该权利要求没有直接从属于该独立权利要求。

需要进一步注意的是，说明书或权利要求书中公开的方法可以通 过具有用于进行这些方法的各个步骤中每一个步骤的部件的装置来 实施。

此外，在一些实施例中，单个动作可以包括或可以分成多个子动 作。这样的子动作可以被包括在该单个动作的公开内或是该单个动作 的公开的一部分，除非另外明确排除。

上述实施例仅仅用于说明本公开的原理。应该理解的是，这里描 述的布置和细节的修改或变型对于本领域其他技术人员而显而易见 的。因此，意在仅由所附专利权利要求书的范围来限制，而不是由借 助于这里的实施例的描述和说明所呈现的具体细节来限制。