用于CMOS器件离子注入光学修正的测试结构及方法

摘要

本发明提供一种用于CMOS器件离子注入光学修正的测试结构和方法，保留了CMOS器件晶圆结构的原型，能够真实地模拟CMOS环境对离子注入层的影响，例如：尺寸、形状、图形密度、周边环境等，同时能够通过各个测试引脚来测试离子注入层的电学特性，来更直观地验证光学修正对离子注入层的优化效果，即监控光学修正对离子注入层的隔离能力的影响，避免了版图的图形密度对离子注入层光学修正的不利影响。

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种用于CMOS器件离子注入 光学修正的测试结构及方法。

背景技术

互补型金属氧化物半导体(ComplementaryMetalOxideSemiconductor， CMOS)是现代半导体集成电路技术的基础，组成数字集成电路的最基本单元。 CMOS是NMOS晶体管和PMOS晶体管的一种有机组合，构成逻辑器件，其优 点在于仅有逻辑状态转换时，才会产生大电流，而在稳定的逻辑状态下，只有 极小的电流通过，因此能够大幅减小逻辑电路的功耗。

在CMOS制造过程中，离子注入工艺起着重要作用，对于器件的性能、可 靠性等有决定性的影响。离子注入的主要应用包括CMOS阱的形成、阈值调整 注入、场注入、源漏注入、隔离注入、材料改性注入、SOI埋层注入等。随着 器件尺寸微缩，需要更精确地控制各个器件的性能，对离子注入的工艺要求逐 渐增加，离子注入的步骤随之增多，超浅结注入和同层多次离子注入成为当前 的主要趋势与挑战。

离子注入层光刻工艺主要用于提供离子注入的掩膜版，即使用光刻胶作为 离子注入层的掩蔽物，使用光刻胶进行覆盖掩蔽晶圆上不需要离子注入的区域， 同时，显影去除掉需要离子注入的区域上的光刻胶。随着技术节点的不断降低，， 离子注入层光刻图形线宽关键尺寸越来越小，特征尺寸已经接近甚至小于光刻 工艺中所使用的光波波长，光学系统的有限分辨率造成的光学临近效应的影响， 造成的掩膜版上的图形在转移到晶圆上后发生图形偏差，特别在图形相互邻近 的部分，由于光波干涉和衍射作用明显，图形偏差会相对更大，例如在线段顶 端和图形拐角处，线宽发生变化、转角圆化、线长缩短等变形和偏差更加明显， 直接影响器件性能和产品良率。为了消除这种误差和影响，需要对光掩膜图形 进行预先的光学临近效应修正(OpticalProximityCorrection，OPC)，来弥补光学 临近效应。OPC通过对要形成的图形在掩膜版上进行修正，来弥补光刻工艺中 的图形变形使得转移到晶圆上的图形与预期图形基本符合。

传统的在线监控离子注入层掩膜版OPC修正效果的方法是通过监测修正后 的掩膜版图形中的离子注入区结构的关键尺寸，来监控光学临近效应修正程序 对离子注入层图形的预测准确性误差，当光学临近效应修正程序的预测不准确 时，及时对光学临近效应修正程序参数进行调整，从而保证OPC修正效果。然 而，随着离子注入区的线宽越来越小，离子注入的掩膜版图形自身的特征尺寸 (CD)和图形之间的间距不断缩减，使得掩膜版图形中的关键尺寸的监控误差 越来越大，最终导致这种传统的在线监控光学修正效果的方法不能满足更小尺 寸的CMOS器件制造的要求。

发明内容

本发明的目的在于提供一种用于CMOS器件离子注入光学修正的测试结构 及方法，能够通过电学特性测试结果来验证光学修正的优化效果。

为解决上述问题，本发明提出一种用于CMOS器件离子注入光学修正的测 试结构，在CMOS器件前道工艺结构基础上形成，所述CMOS器件前道工艺结 构包括形成在衬底中的NMOS管有源区、PMOS管有源区、N型离子注入层、P 型离子注入层，所述测试结构包括：从NMOS管有源区引出的第一测试引脚、 从P型离子注入层引出的第二测试引脚、从PMOS管有源区引出的第三测试引 脚，以及从N型离子注入层引出的第四测试引脚；在测试所述P型离子注入层 的隔离能力时，第一测试引脚接正电位，第四测试引脚接零电位，在测试所述N 型离子注入层的隔离能力时，第三测试引脚接负电位，第二测试引脚接零电位。

进一步的，所述N型离子注入层的离子注入为N型离子的阱注入、阈值调 整注入、场注入、源漏注入、隔离注入、材料改性注入或SOI埋层注入，所述 P型离子注入层的离子注入为P型离子的阱注入、阈值调整注入、场注入、源漏 注入、隔离注入、材料改性注入或SOI埋层注入。

进一步的，所述CMOS器件为SRAM，所述CMOS器件为SRAM，所述 NMOS管有源区包括下拉NMOS管的有源区和传输门NMOS管的有源区，所述 PMOS管有源区包括上拉PMOS管的有源区。

进一步的，第一测试引脚、第二测试引脚、第三测试引脚和第四测试引脚 每个测试引脚均通过通孔和金属引线引出。

本发明还提出一种用于CMOS器件离子注入光学修正的测试方法，包括：

提供一具有前道工艺结构的CMOS器件，所述前道工艺结构包括形成在衬 底中的NMOS管有源区、PMOS管有源区、N型离子注入层、P型离子注入层；

从所述NMOS管有源区引出第一测试引脚，从所述P型离子注入层引出的 第二测试引脚，从所述PMOS管有源区引出第三测试引脚，从所述N型离子注 入层引出第四测试引脚；

对所述CMOS器件中相应的离子注入层进行光学修正，同时对光学修正进 行优化，包括：将第一测试引脚接正电位，第四测试引脚接零电位，来监测所 述P型离子注入层的隔离能力，以对所述P型离子注入层的光学修正进行优化； 和/或，将第三测试引脚接负电位，第二测试引脚接零电位，来监测所述N型离 子注入层的隔离能力，以对所述N型离子注入层的光学修正进行优化。

进一步的，若第一测试引脚与第四测试引脚之间的漏电流小于第一设定值， 则所述P型离子注入层的光学修正的预测准确性达到工艺要求；若第二测试引 脚与第三测试引脚之间的漏电流小于第二设定值，则所述N型离子注入层的光 学修正的预测准确达到工艺要求。

进一步的，所述N型离子注入层的离子注入为N型离子的阱注入、阈值调 整注入、场注入、源漏注入、隔离注入、材料改性注入或SOI埋层注入，所述 P型离子注入层的离子注入为P型离子的阱注入、阈值调整注入、场注入、源漏 注入、隔离注入、材料改性注入或SOI埋层注入。

进一步的，所述CMOS器件为SRAM，所述CMOS器件为SRAM，所述 NMOS管有源区包括下拉NMOS管的有源区和传输门NMOS管的有源区，所述 PMOS管有源区包括上拉PMOS管的有源区，所述N型离子注入层为N阱，所 述P型离子层为P阱。

进一步的，第一测试引脚、第二测试引脚、第三测试引脚和第四测试引脚 每个测试引脚均通过通孔和金属引线引出。

与现有技术相比，本发明提供的用于CMOS器件离子注入光学修正的测试 结构和方法，保留了CMOS器件晶圆结构的原型，能够真实地模拟CMOS环境 对离子注入层的影响，例如：尺寸、形状、图形密度、周边环境等，同时能够 通过各个测试引脚来测试离子注入层的电学特性，来更直观地验证光学修正对 离子注入层的优化效果，即监控光学修正对离子注入层的隔离能力的影响，避 免了版图的图形密度对离子注入层光学修正的不利影响。

附图说明

图1是本发明具体实施例的用于SRAM器件离子注入光学修正的测试结构 的示意图；

图2是本发明具体实施例的用于SRAM器件离子注入光学修正的测试方法 的流程图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施 方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在 所述的实施例。

本发明的核心思想在于，在原有器件版图的基础上，添加测试引脚，应用 电学特性测试的方法来器件版图的光学修正的效果，避免器件特征尺寸很小时 进行关键尺寸采集的不利因素。下面以SRAM器件为例，来详细说明本发明的 技术方案和效果。

请参考图1，本发明提出一种用于SRAM器件离子注入光学修正的测试结 构，保留了原SRAM器件阵列版图的前道工艺结构的层次：NMOS管有源区、 PMOS管有源区、多晶硅栅极、N型离子注入层、P型离子注入层等次，在此结 构基础上增加测试引脚以进行电学测试。本实施例的SRAM(即静态随机存储 器)是是互补金属氧化物半导体静态随机存储器，其阵列包含多个NMOS晶体 管和PMOS晶体管，例如上拉PMOS晶体管、下拉NMOS晶体管以及两个传输 门NMOS晶体管等，能够在通电情况下保存数据的存储器。SRAM具有低功耗、 数据存取速度快且与CMOS逻辑工艺兼容等优势，广泛应用于各种电子器件。

请继续参考图1，所述测试结构中，图1的SRAM中各个NMOS管有源区 101(包括传输门NMOS晶体管102以及下拉NMOS晶体管103的有源区)通 过通孔和金属线引出为第一测试引脚，记为pin1；SRAM中的P型离子注入层 105的引出端106通过通孔和金属线引出为第二测试引脚，记为pin2，SRAM 中的PMOS管有源区109(包括上拉晶体管104的有源区)通过通孔和金属线 引出为第三测试引脚，记为pin3，SRAM中的N型离子注入层107的引出端108 通过通孔和金属线引出为第四测试引脚，记为pin4。在测P型离子注入层的隔 离能力时，给pin1正电位，pin4接零电位；测N型离子注入层隔离能力时，pin3 接负电位，pin2接零电位。后续可以根据pin1与pin4、pin2与pin3之间的漏 电流等电学数据，来对离子注入层的光学修正进行优化，进一步优化离子注入 的效果。当P型离子注入层106为P阱、N型离子注入层108为N阱时，可以 根据pin1与pin4之间的漏电流大小判断出P阱的隔离能力，根据pin2与pin3 之间的漏电流大小判断出N阱的隔离能力。

本测试结构保留了SRAM结构的有源区、栅极多晶硅、离子注入层的原型， 能够更真实的模拟SRAM环境，例如：尺寸、形状、图形密度、周边环境等， 排除了掩膜版的图像密度的影响，准确地模拟SRAM中离子注入层的隔离能 力；为离子注入层的光学修正优化提供电学数据作为验证的依据，更直观，以 便寻找最优的光学优化方案，最终实现更小面积SRAM器件；而且应用本测试 结构可同时实现N型离子注入层和P型离子注入层的隔离能力监控，节省面积， 可用于验证阱注入层、阈值调整注入层、场注入层、源漏注入层、隔离注入层、 材料改性注入层或SOI埋层注入层等离子注入层的光学修正效果。

本实施例的用于SRAM器件离子注入光学修正的测试结构，可以扩展到用 于其他CMOS器件离子注入光学修正的测试结构。用于CMOS器件离子注入光 学修正的测试结构包括：在CMOS器件前道工艺结构基础上形成，所述CMOS 器件前道工艺结构包括形成在衬底中的NMOS管有源区、PMOS管有源区、N 型离子注入层、P型离子注入层，所述测试结构包括：从NMOS管有源区引出 的第一测试引脚、从P型离子注入层引出的第二测试引脚、从PMOS管有源区 引出的第三测试引脚，以及从N型离子注入层引出的第四测试引脚；在测试所 述P型离子注入层的隔离能力时，第一测试引脚接正电位，第四测试引脚接零 电位，在测试所述N型离子注入层的隔离能力时，第三测试引脚接负电位，第 二测试引脚接零电位。其中，所述N型离子注入层的离子注入为N型离子的阱 注入、阈值调整注入、场注入、源漏注入、隔离注入、材料改性注入或SOI埋 层注入，所述P型离子注入层的离子注入为P型离子的阱注入、阈值调整注入、 场注入、源漏注入、隔离注入、材料改性注入或SOI埋层注入。

请参阅图2，本实施例还提供一种用于SRAM器件阱区注入光学修正的测 试方法，包括以下步骤：

S1，提供一SRAM器件阵列版图，所述SRAM器件阵列版图具有NMOS 管有源区、PMOS管有源区、N阱、P阱以及除N阱(N型离子阱注入形成)以外 的N型离子注入层、除P阱(P型离子阱注入形成)以外的P型离子注入层等 前道工艺结构层次，各个有源区和阱区为不规则多边形；

S2，修改所述SRAM器件阵列版图，以添加测试结构：从所述NMOS管有 源区引出第一测试引脚，从所述P阱引出的第二测试引脚，从所述PMOS管有 源区引出第三测试引脚，从所述N阱引出第四测试引脚，所述测试结构包括第 一至第四测试引脚，其中每个测试引脚的引出主要通过通孔以及金属引线来实 现；

S3，根据修改后的具有所述测试结构的SRAM器件阵列版图制作SRAM器 件，所述SRAM器件包括具有NMOS管有源区、PMOS管有源区、N型离子注 入层、P型离子注入层、N阱以及P阱等前道工艺结构；

S4，对所述SRAM器件的离子注入层进行光学修正，并测试和优化光学修 正的效果，包括：将第一测试引脚接正电位，第四测试引脚接零电位，来监测 所述P阱的隔离能力，以对所述P阱的光学修正进行优化；和/或，将第三测试 引脚接负电位，第二测试引脚接零电位，来监测所述N阱的隔离能力，以对所 述N阱的光学修正进行优化。

其中，S1至S4所有步骤均可以通过软件实现。步骤S1至S2通过集成电 路版图设计软件实现，步骤S3至S4通过半导体器件制造的模拟软件，步骤S3 的模拟过程包括：根据修改后的具有所述测试结构的SRAM器件阵列版图制作 掩模版，其图案可以定义出半导体衬底上形成的NMOS管、PMOS管有源区以 及包括阱区、源/漏区等在内的有源区中的各个离子注入层；以所述掩膜版为掩 膜，在一半导体衬底上涂布光刻胶、曝光、显影、刻蚀等现有的前道工艺，将 该掩模版的图案转移到该半导体衬底上，形成NMOS管有源区、PMOS管有源 区以及有源区隔离等，对所述半导体衬底进行各种离子注入，包括N型离子和/ 或P型离子的阱注入、阈值调整注入、场注入、源漏注入、隔离注入、材料改 性注入或SOI埋层注入等离子注入，由此形成所需要的各个离子注入层，包括 N型离子和/或P型离子的阱注入层、阈值调整注入层、场注入层、源漏注入层、 隔离注入层、材料改性注入层或SOI埋层注入层等，最终形成SRAM器件，所 述SRAM器件包括具有NMOS管有源区、PMOS管有源区、N型离子注入层、 P型离子注入层等前道工艺结构；步骤S4中，若第一测试引脚与第四测试引脚 之间的漏电流小于第一设定值，则所述P阱的光学修正的预测准确性达到工艺 要求，无需再次优化，反之，则需要修改光学修正参数，再次监测；若第二测 试引脚与第三测试引脚之间的漏电流小于第二设定值，则所述N阱的光学修正 的预测准确达到工艺要求，无需优化，反之，则需要修改光学修正参数，再次 监测。即每次优化后可以再次监测所述P阱和N阱的隔离能力，以再次优化对 离子注入层的光学修正，直至离子注入层的注入效果符合器件要求。在其他实 施例中，根据器件性能要求，也可以仅仅对P阱或N阱的隔离能力进行单一监 测。步骤S4中对P阱和N阱的光学修正的在线监控，通过监测相应测试引脚之 间的电学数据来实现，通过这些电学数据更直观地给出了P阱和N阱的隔离能 力，避免了图像密度对阱区隔离能力的影响，从而更直观地表达出P阱和N阱 的光学修正方案的效果，以便直观地调整至最佳的光学修正方案，为实现小尺 寸SRAM扫除障碍。

本实施例的用于SRAM器件的P阱和N阱的光学修正的测试方法可以是推 广至SRAM器件的其他N型离子注入以及P型离子注入层的光学修正测试，如 源漏区的halo离子注入层、LDD离子注入层等离子注入层。

本实施例的测试方法不限于SRAM器件，可推广至任何CMOS器件的离子 注入层的光学修正的测试，具体地：

提供一具有前道工艺结构的CMOS器件，所述前道工艺结构包括形成在衬 底中的NMOS管有源区、PMOS管有源区、N型离子注入层、P型离子注入层；

从所述NMOS管有源区引出第一测试引脚，从所述P型离子注入层引出的 第二测试引脚，从所述PMOS管有源区引出第三测试引脚，从所述N型离子注 入层引出第四测试引脚；

对所述CMOS器件中相应的离子注入层进行光学修正，同时对光学修正进 行优化，包括：将第一测试引脚接正电位，第四测试引脚接零电位，来监测所 述P型离子注入层的隔离能力，以对所述P型离子注入层的光学修正进行优化； 和/或，将第三测试引脚接负电位，第二测试引脚接零电位，来监测所述N型离 子注入层的隔离能力，以对所述N型离子注入层的光学修正进行优化。

进一步的，若第一测试引脚与第四测试引脚之间的漏电流小于第一设定值， 则所述P型离子注入层的光学修正的预测准确性达到工艺要求；若第二测试引 脚与第三测试引脚之间的漏电流小于第二设定值，则所述N型离子注入层的光 学修正的预测准确达到工艺要求。

综上所述，本发明的测试方法，保留了CMOS器件前道工艺结构的有源区、 栅极多晶硅、离子注入层的原型，能够更真实的模拟CMOS器件环境，例如： 尺寸、形状、图形密度、周边环境等，排除了掩膜版的图像密度的影响，准确 地模拟CMOS器件中离子注入层的隔离能力；为离子注入层的光学修正优化提 供电学数据作为验证的依据，更直观，以便寻找最优的光学优化方案，最终实 现更小面积CMOS器件；而且应用本测试结构可同时实现N型离子注入层和P 型离子注入层的隔离能力监控，节省面积，可用于验证阱注入层、阈值调整注 入层、场注入层、源漏注入层、隔离注入层、材料改性注入层或SOI埋层注入 层等离子注入层的光学修正效果。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明 的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其 等同技术的范围之内，则本发明也意图包含这些改动和变型在内。