一种采用半周期预充电补偿技术的电阻电容型弛豫振荡器

摘要

本发明涉及一种采用半周期预充电补偿技术的电阻电容型弛豫振荡器，利用计时电容器在每个周期中空闲的半个周期进行预充电以补偿比较器和锁存器产生的延迟时间td，包括一个参考电压产生电路、两个计时电容器充放电电路、两个参考电压切换电路、两个比较器、一个SR锁存器、一个充放电控制逻辑产生电路和两个输出缓冲器；在振荡器控制信号上升沿到来之后的第一个振荡周期，振荡频率为1/(2RC+td)，从第二个周期开始，振荡频率为消除了延迟时间td后的频率1/(2RC)。本发明可以从根本上消除比较器和SR锁存器产生的延迟时间td在振荡器周期中引入的误差，提高了振荡器的频率精度。

说明书

技术领域

本发明涉及一种电阻电容型弛豫振荡器，具体涉及一种采用半周期预充电补偿技术的电 阻电容型弛豫振荡器，属于集成电路设计领域。

背景技术

电阻电容型弛豫振荡器具有快速启动、低功耗、低成本、在CMOS工艺中片上集成等优 点，可广泛应用于超低功耗需求场景下的时钟产生电路，如无线传感网络节点的定时唤醒电 路等。

电阻电容型弛豫振荡器(RelaxationOscillator)是一种利用RC振荡产生周期性方波的电 路，其基本原理是利用对电容进行周期性的充放电，从而产生周期性的振荡输出。如图1所 示，一个完整的传统电阻电容型弛豫振荡器包括参考电流IREF产生电路、一个参考电阻器R、 两个计时电容器C1和C2(振荡器输出50％占空比时C1和C2值相等为C)、两个电压比较 器COMP1和COMP2、一个SR锁存器以及四个充放电开关S1、S2、S3和S4。参考电流产 生电路产生两路相同的电流I_REF，一路流过电阻产生参考电压V_REF＝I_REF*R，另一路电流给两 个计时电容器C1和C2轮流充电。首先充电电流I_REF给计时电容器C1充电，电容C1上的电 压逐渐升高至V_REF，比较器COMP1发生翻转使得SR锁存器的S信号从低电平变为高电平， 则Q为高电平且QB为低电平，从而电容C1停止充电并放电，充电电流I_REF开始为计时电 容器C2充电，以此循环往复，两个计时电容器通过Q和QB的控制交替充放电，使电路不 停产生振荡输出；理想情况下由CV_REF＝I_REFT_OSC/2可得振荡器周期为T_OSC＝2RC，则振荡频率 为

$f_{OSC}=\frac{1}{2RC}.---\left(1\right)$

实际情况下，由于比较器中放大器的放大倍数并非无穷大，并且比较器的输入到输出存 在一定的时间延迟，因此计时电容器上的电压VC1/VC2与参考电压V_REF相等时，比较器的输 出不会立刻发生翻转。只有当计时电容器上的电压超过参考电压一定值时，比较器才能够检 测到这个微小的电平差，通过放大并经过一定延迟后使得输出发生翻转。此外，SR锁存器的 S/R输入到Q/QB输出之间也存在一定的时间延迟。如图2所示，从比较器输入(即计时电容 器上的电压升高到参考电压的时刻)到SR锁存器输出(即产生Q信号的翻转)之间存在时 间延迟

t_d＝t_COMP+t_SR，(2) 其中t_COMP和t_SR分别表示比较器和SR锁存器的延迟时间，则图1中的电阻电容型弛豫振荡 器的实际振荡周期则为T_OSC＝2(RC+t_d)，实际振荡频率为

$f_{OSC}=\frac{1}{2RC+t_d},---\left(3\right)$

即振荡器的振荡频率由于延迟时间t_d的存在而变小。延迟时间t_d的存在从两个方面影响振荡 器的频率精度：第一，延迟时间t_d的存在使振荡器的频率偏移1/(2RC)，频率变低；第二，延 迟时间t_d随工艺波动、电源电压波动以及温度波动的变化较大，从而使得振荡器的频率随工 艺、电压和温度变化产生不同程度的偏移，频率精度急剧下降。延迟时间t_d的影响使得在切 换频率的应用时电阻电容型弛豫振荡器无法准确切换到相应的频率。传统上降低延迟时间t_d产生的影响主要是依靠减小t_d的绝对值，使其占时钟周期2RC的比例减小即RC>>t_d，这样延 迟时间的波动对频率的影响也可以忽略。然而这会带来比较器以及SR锁存器的功耗的急剧 增加，从而提高了整个振荡器的功耗，这种方案并不适用于超低功耗的应用需求；另外这种 方案从原理上无法完全消除延迟时间t_d对振荡器频率的影响。

发明内容

针对恶化电阻电容型弛豫振荡器频率精度的延迟时间t_d，本发明提出一种半周期预充电补 偿的技术，该技术可以从根本上消除比较器和SR锁存器产生的延迟时间t_d在振荡器周期中 引入的误差，使得T_OSC＝2RC，从而也从根源上消除振荡器频率随工艺波动、电源电压波动以 及温度波动的变化，提高了振荡器的频率精度。

本发明的技术方案为：

一种新型的电阻电容型弛豫振荡器，其特征在于利用计时电容器在每个周期中空闲的半 个周期进行预充电以补偿比较器和锁存器产生的延迟时间t_d，进一步的，所述的采用半周期 预充电补偿技术的新型电阻电容型弛豫振荡器包括一个参考电压产生电路、两个计时电容器 充放电电路、两个参考电压切换电路、两个比较器、一个SR锁存器、一个充放电控制逻辑 产生电路和两个输出缓冲器。所述的新型电阻电容型弛豫振荡器通过一个振荡器控制信号 OSC_CTRL进行控制，产生两路互为反相的时钟输出；在控制信号OSC_CTRL为低电平时， 振荡器处于复位状态，两路时钟输出中一路恒为高电平，一路恒为低电平；在控制信号 OSC_CTRL为高电平时，振荡器处于工作状态；在控制信号OSC_CTRL上升沿到来之后的第 一个振荡周期，振荡频率为1/(2RC+t_d)，从第二个周期开始，振荡频率为消除了延迟时间t_d后的频率1/(2RC)。

进一步的，所述新型电阻电容型弛豫振荡器，每一个振荡周期可以分为两个阶段：正常 充电阶段和预充电阶段，每半个周期为一个阶段。传统电阻电容型弛豫振荡器因比较器和SR 锁存器的延迟时间t_d产生的误差可以用计时电容器上的过充电电压V_td表征，V_td为每个周期 充电阶段计时电容器上的最高电压与参考电压V_REF的差值。半周期预充电补偿技术的基本原 理如图4所示，是将振荡器的每个振荡周期分为两个阶段，在计时电容器正常充电阶段开始 前的空闲的半个周期内，对计时电容器进行预充电至电压为V_base，从而计时电容器开始正常 充电阶段时其充电起始电压为V_base；通过控制预充电电流和预充电时间使得V_base＝V_td，则比 较器和SR锁存器产生的延迟时间t_d在振荡器的振荡周期中产生的误差可以消除，使得振荡 器的振荡频率完全由电阻和电容决定f_OSC＝1/(2RC)。

进一步的，所述新型电阻电容型弛豫振荡器，两个比较器的正输入端口分别接两个计时 电容器上的电压，负输入端口分别接参考电压。该参考电压通过一个控制信号的控制，分别 利用两个参考电压选择电路进行切换；在正常充电阶段比较器的负输入端口的参考电压切换 为V_REF，在预充电阶段比较器的负输入端口的参考电压切换为零。

进一步的，所述新型电阻电容型弛豫振荡器，预充电阶段的充电电流与正常充电阶段的 充电电流相等，预充电阶段与正常充电阶段使用的是同一个比较器；正常充电阶段的充电时 间通过一个控制信号控制，预充电阶段的充电时间通过另一个控制信号控制。

进一步的，所述新型电阻电容型弛豫振荡器，比较器参考电压控制信号、预充电控制信 号、正常充电控制信号以及放电控制信号通过充放电控制逻辑产生电路给出，充放电控制逻 辑产生电路利用S信号、R信号、Q信号、QB信号以及外部所给的振荡器控制信号OSC_CTRL 进行控制，产生振荡器所需的各内部控制信号。

进一步的，所述新型电阻电容型弛豫振荡器，SR锁存器通过振荡器控制信号OSC_CTRL 进行控制，复位其初始电压。

进一步的，所述新型电阻电容型弛豫振荡器，充电电流IC1、IC2均与IREF相等；

进一步的，所述新型电阻电容型弛豫振荡器，参考电压产生电路产生参考电压V_REF，参 考电阻由正温度系数电阻和负温度系数电阻串联而成。

进一步的，所述新型电阻电容型弛豫振荡器，计时电容器可以由电容阵列构成，通过切 换电容值，根据电容值的比例可精确切换振荡频率；

进一步的，新型电阻电容型弛豫振荡器，输出缓冲器由两个反相器级联构成。

与现有技术相比，本发明具有如下优点：

(1)振荡器频率精度高，半周期预充电补偿技术从根本上完全消除比较器和SR锁存器 产生的延迟时间t_d的影响，使振荡器的频率精度大大提高，不受PVT波动的影响；

(2)结构简单，本发明充利用空闲的半个周期进行预充电，增加的充放电控制逻辑产生 电路和参考电压切换电路的控制信号由电路本身的内部信号产生；

(3)增加的硬件代价小从而具有成本低的优势，且不增加整个电路的静态功耗从而保持 了电阻电容型弛豫振荡器的超低功耗应用的优势；

(4)启动速度快，在振荡器控制信号有效后，振荡器仅需一个周期的时间即可进入频率 精确的稳定振荡过程。

附图说明

图1是传统弛豫振荡器结构图；

图2是传统弛豫振荡器工作原理图；

图3是采用半周期预充电补偿技术的弛豫振荡器结构图；

图4是半周期预充电补偿技术原理图；

图5是半周期预充电补偿技术的控制逻辑时序图。

具体实施方式

下面通过具体实施例，并配合附图，对本发明做详细的说明。

图3是本发明所提出的具有半周期预充电补偿的新型电阻电容型弛豫振荡器的结构。振 荡器主要包括一个参考电压产生电路、两个计时电容器充放电电路、两个参考电压切换电路、 两个比较器、一个SR锁存器、一个充放电控制逻辑产生电路和两个输出缓冲器。

两个计时电容器充放电电路结构对称，包括一个计时电容器C1/C2、一个放电开关 MN1/MN2，一个正常充电阶段充电开关MP1/MP3，一个预充电阶段充电开关M2/MP4，一 路充电电流IC1/IC2。计时电容器C1/C2结构一致，可由MIM电容或MOM电容构成，电容 值大小相等；放电开关MN1/MN2尺寸一致，均由NMOS管构成，分别由放电控制信号 SDN1/SDN2控制；正常充电阶段充电开关MP1/MP3尺寸一致，均由PMOS管构成，分别由 正常充电阶段充电控制信号SUP1/SUP2控制；预充电阶段充电开关MP2/MP4尺寸一致，均 由PMOS管构成，分别由预充电阶段充电控制信号STD1/STD2控制；MP1和MP2的源端共 同与充电电流IC1相连接，MP1、MP2和MN1的漏端共同与计时电容器C1的上极板相连接， C1的上极板与比较器COMP1的正端口连接，MN1的源端和C1的下极板连接到地线；MP3 和MP4的源端共同与充电电流IC2相连接，MP3、MP4和MN2的漏端共同与计时电容器C2 的上极板相连接，C2的上极板与比较器COMP2的正端口连接，MN2的源端和C2的下极板 连接到地线。

两个参考电压切换电路结构对称，均由一个二选一多路选择器MUX1/MUX2构成；MUX1 的两路输入一路接参考电压产生电路产生的VREF，另一路接地线，输出接比较器COMP1 的负输入端，选择信号由STD1控制；MUX2的两路输入一路接参考电压产生电路产生的 VREF，另一路接地线，输出接比较器COMP2的负输入端，选择信号由STD2控制。

参考电压产生电路包括一路参考电流IREF、一个正温度系数电阻R_POS和一个负温度系数 电阻R_NEG，R_NEG与R_POS串联连接后与IREF连接，产生参考电压VREF。

比较器COMP1的输出端口接SR锁存器的S端口，比较器COMP2的输出端口接SR锁 存器的R端口，SR锁存器的Q端口接输出缓冲器BUF1的输入，SR锁存器的QB端口接输 出缓冲器BUF2的输入，SR锁存器通过振荡器控制信号CLK_CTRL进行复位控制，CLK_CTRL 信号低电平有效。输出缓冲器BUF1的输出为振荡器一路时钟输出CLK，输出缓冲器BUG2 的输出为振荡器的另一路反向时钟输出/CLK。

充放电控制逻辑产生电路根据五个输入信号S、R、Q、QB和OSC_CTRL产生充放电控 制信号SUP1、SUP2、SDN1、SDN2、STD1和STD2。图5所示为计时电容器充放电电路1 的控制信号：在正常充电阶段，计时电容器上的电压超过V_REF并经过一定延迟后，S信号跳 变为高电平，则经过SR锁存器后Q信号跳变为高电平；(1)Q信号的上升通过充放电控制 逻辑产生电路产生SDN1信号的跳变，导致计时电容器C1的放电，其上极板电压变为零， 从而导致S信号的下降；(2)S信号的下降通过充放电控制逻辑产生电路产生STD1信号的 下降沿跳变；(3)STD1信号为低电平，通过MUX1将比较器COMP1负输入端所接的参考 电平从V_REF切换到零，打开预充电阶段充电开关MP2对计时电容器C1开始充电；(4)C1 上的电压预充电至比较器COMP1输出发生翻转，再次使S信号发生上升沿跳变，预充电阶 段将把C1上的电压充至V_base(V_base＝V_td)；(5)S信号的上升跳变通过充放电控制逻辑产生电 路产生STD1信号的上升沿跳变，将STD1信号拉回至高电平，从而停止预充电并保持C1上 的电压不变，直至整个预充电阶段的半个周期结束，从而下一个周期的正常充电阶段的到来。 类似的，计时电容器充放电电路2在每个周期的工作过程与计时电容器充放电电路1相对称， 计时电容器充放电电路1处于正常充电阶段时计时电容器充放电电路2处于预充电阶段，计 时电容器充放电电路1处于预充电阶段时计时电容器充放电电路2处于正常充电阶段。

本发明除上述实施例外，也可以采用其它实施方式，比如：

(1)图3中计时电容器充放电电路1中，正常充电阶段充电开关MP1和预充电阶段充 电开关MP2可以合并由一个开关实现，但此时需要对相应的两个开关的控制信号SUP1和 STD1进行相应的逻辑运算以产生新的控制信号，控制该开关在一个周期中同时实现正常充电 阶段的充电和预充电阶段的预充电。相应的，计时电容器充放电电路2也可进行相应的改变。

(2)图3中充电电流IC1/IC2可以与参考电路电流IREF成一定比例，也可实现频率切 换功能，但IC1与IC2应始终保持相等I_C。在计时电容器和参考电阻均不变的情况下，若 I_C/I_REF＝k，则频率变为原来的k倍。

以上实施例仅用以说明本发明的技术方案而非对其进行限制，本领域的普通技术人员可 以对本发明的技术方案进行修改或者等同替换，而不脱离本发明的精神和范围，本发明的保 护范围应以权利要求所述为准。