具有为改进效率配置的低带隙活性层的光敏器件和相关方法

摘要

光敏器件包括活性区域，该活性区域被设置在第一电极和第二电极之间，并且被配置为吸收辐射并且在电极之间生成电压。所述活性区域包括活性层，所述活性层包含展现出相对低的带隙的半导体材料。所述活性层具有前表面以及在所述活性层的相对侧的相对更粗糙的后表面，辐射穿过所述前表面进入所述活性层。制造光敏器件的方法包括形成这样的活性区域和电极。

说明书

技术领域

本公开的实施方式涉及光敏器件以及制造光敏器件的方法。

背景技术

光敏器件是采用半导体材料来将电磁辐射转换为电能或者将电能转换为电磁辐 射的半导体器件。光敏器件包括例如光伏电池、光电传感器、发光二极管和激光二极 管。

光伏电池(在本领域中也称作“太阳能电池”或“光电池”)用于将来自光(例如， 太阳光)的能量转换为电。光伏电池通常包括一个或更多个pn结，并且可利用传统 半导体材料(例如，硅、锗和III-V半导体材料)来制造。来自于入射的电磁辐射(例 如，光)的光子被靠近pn结的半导体材料吸收，导致生成电子空穴对。通过横跨pn 结的内置电场来在相反方向上驱动通过入射的辐射生成的电子和空穴，从而导致在 pn结的相对侧的n区域与p区域之间的电压。该电压可用于产生电。pn结处的半导 体材料的晶格中的缺陷提供了先前通过辐射的吸收生成的电子和空穴能够复合的位 置，从而降低了通过光伏电池将辐射转换成电的效率。

入射在光伏电池上的电磁辐射的光子必须具有足够的能量来克服导体材料的带 隙能，以生成电子空穴对。因此，光伏电池的效率取决于具有与半导体材料的带隙能 对应的能量的入射光子的百分比。也就是说，光伏电池的效率至少部分地取决于入射 在光伏电池上的辐射的波长与半导体材料的带隙能之间的关系。太阳光在一定范围的 波长上发射。结果，光伏电池已被开发为包括不止一个pn结，其中，各个pn结包含 具有不同带隙能的半导体材料以捕获不同波长的光并且增加光伏电池的效率。这些光 伏电池被称作“多结”或“MJ”光伏电池。

因此，可这样增加多结光伏电池的效率：选择pn结处的半导体材料使其带隙能 与光伏电池将要吸收的光中的强度最高的波长所对应的光波长一致，并且减小pn结 处的半导体材料的晶格中的缺陷的浓度。减小半导体材料的晶格中的缺陷的浓度的一 种方式是采用晶格常数和热膨胀系数彼此密切匹配的半导体材料。

以前已知的多结光伏电池在转换波长在约1550nm至约1800nm的范围内的电磁 辐射方面效率相对较低。例如，已知在多结光伏电池中的锗(Ge)电池中采用pn结。 如例如M.Yamaguchi等人的“Multi-junctionIII-Vsolarcells：currentstatusandfuture potential”(SolarEnergy第79期，第78-85页(2005年))和D.Aiken等人的“Temperature DependentSpectralResponseMeasurementsforIII-VMulti-JunctionSolarCells” (EmcorePhotovoltaics，10420ResearchRd.SE，Albuquerque，NM87123)中所公开的， 对于比约1650nm长的波长，这些多结光伏电池的外量子效率下降。不受任何具体理 论的限制，目前认为这种外量子效率的下降至少部分地是由于这些辐射波长的光子与 Ge电池中的Ge晶格中的电子之间的光学耦合涉及导带与价带之间的间接电子跃迁。 除了光子和电子以外，光学耦合过程还需要声子以使动量守恒。由于需要声子以使动 量守恒，所以间接电子跃迁过程导致对波长大于约1650nm的光子的低光学吸收系 数，这些光子很可能只有在穿过足够物理厚度的Ge之后才能被吸收。

另外，以前的Ge太阳能电池常常包括形成在重掺杂的p型基板上的Ge。结果， Ge内的少数载流子(电子)扩散长度比形成有pn结的Ge层的实际物理厚度短。结 果，波长大于约1650nm的大多数光子没有生成电子，其在与电子空穴不期望地复合 之前可向电极扩散足够距离，因此无法为光伏电池的光电流做贡献。

发明内容

提供发明内容以按照简要形式介绍概念的选择。这些概念在下面的本公开的示例 实施方式的详细描述中进一步详细地描述。发明内容并非旨在标识要求保护的主题的 关键特征或基本特征，也非旨在用于限制要求保护的主题的范围。

在一些实施方式中，本公开包括光敏器件，所述光敏器件包括第一电极、第二电 极以及设置在第一电极和第二电极之间的活性区域。该活性区域被配置为吸收入射在 活性区域上的辐射并且响应于辐射的吸收在第一电极与第二电极之间生成电压。所述 活性区域包括至少一个活性层，所述至少一个活性层包含展现出介于约0.60eV到约 2.10eV之间的带隙的半导体材料。所述至少一个活性层具有前表面以及相对于所述 前表面在所述至少一个活性层的相反侧的后表面，在光敏器件的操作期间辐射穿过所 述前表面进入所述至少一个活性层。所述至少一个活性层的所述后表面的表面粗糙度 大于所述前表面的表面粗糙度。

在另外的实施方式中，本公开包括制造光敏器件的方法。根据这些方法，活性区 域可被形成并被配置为吸收入射在活性区域上的辐射并且响应于辐射的吸收在第一 电极与第二电极之间生成电压。所述光敏器件的活性区域可被形成为包括至少一个活 性层，所述至少一个活性层包含展现出介于约0.60eV到约2.10eV之间的带隙的半 导体材料。所述至少一个活性层可被形成为具有前表面以及相对于所述前表面在所述 至少一个活性层的相反侧的后表面，在光敏器件的操作期间辐射穿过所述前表面进入 所述至少一个活性层。所述后表面可被形成为表面粗糙度大于所述前表面的表面粗糙 度。所述方法还包括形成所述第一电极和所述第二电极，在所述第一电极与所述第二 电极之间响应于入射在活性区域上的辐射的吸收而生成电压。

附图说明

图1是示出根据本公开的实施方式的包括在电池中具有粗糙化的后表面的活性 层的四结光伏电池的局部横截面图的简化示意图。

图2是图1的四结光伏电池的一部分的放大图，并且示出具有粗糙化的后表面的 活性层。

图3是图2的一部分的放大图，示出了活性层的粗糙化的后表面。

图4示出本公开的附加实施方式中可采用的活性层的另一粗糙化的后表面。

图5至图16是示意性地示出可用于制造如本文所述的光敏器件的本公开的方法 的实施方式的结构的简化横截面侧视图。

图5示出向包括半导体材料的供体结构中的离子注入。

图6示出直接键合到第一基板的表面的图5的结构。

图7示出通过如图6所示沿着离子注入平面使供体结构裂开以将半导体材料层从 供体结构转印到第一基板而形成的结构。

图8示出在第一基板上制造具有pn结的包含锗(Ge)的活性层。

图9示出通过在图8所示的包含Ge的活性层上制造附加活性层而形成的多结光 敏器件。

图10示出在与第一基板相反的一侧附接到图9的多结光敏器件的第二基板。

图11示出通过将第一基板从图10的结构去除以暴露活性层的后表面而形成的结 构(并且示出相对于图11的视角反转的结构)。

图12示出通过将图11的活性层的暴露的后表面粗糙化，随后在粗糙化的后表面 上沉积导电材料层而形成的结构。

图13示出通过将图12所示的粗糙化的后表面上的导电材料层加厚而形成的结 构。

图14示出可从图13的结构通过在加厚的导电层上形成第一电极，去除第二基板， 并且在多结光敏器件的活性区域的与第一电极相反的一侧设置第二电极而形成的多 结光敏器件。

图15示出通过在图8的结构上生长活性区域的附加层而形成的第一多层结构。

图16示出通过在第二基板上生长活性区域的多个层而形成的第二多层结构。

图17示出图15的多层结构直接键合到图16的多层结构以形成类似于图10所示 的结构。

具体实施方式

本文所呈现的例示并非表示任何特定光敏器件或其组件的实际示图，而仅仅是用 于描述本公开的实施方式的理想化表示。

如本文所用，术语“IIIV半导体材料”表示并包括至少主要由元素周期表的IIIA 族(B、Al、Ga、In和Ti)中的一个或更多个元素以及元素周期表的VA族(N、P、 As、Sb和Bi)中的一个或更多个元素组成的任何半导体材料。例如，IIIV半导体材 料包括(但不限于)GaN、GaP、GaAs、InN、InP、InAs、AlN、AlP、AlAs、InGaN、 InGaP、GaInN、InGaNP、GaInNAs等。

根据本公开的实施方式，光敏器件包括设置在电极之间的活性区域，其中，活性 区域包括活性层，所述活性层包含半导体材料，所述半导体材料展现出介于约0.60eV 到约2.10eV之间，在一些实施方式中，介于约0.60eV到约1.20eV之间，或者甚至 介于约0.60eV到约1.20eV之间的带隙。具有这种带隙的活性层还可具有后表面， 该后表面的表面粗糙度大于活性层的前表面的表面粗糙度。这些光敏器件的非限制性 示例在下面参照图1至图4来描述，可被采用以制造这些光敏器件的方法的实施方式 在下面参照图5至图16来描述。

图1示出可使用本公开的方法的实施方式形成的光敏器件100。图1的光敏器件 100包括光伏电池(例如，太阳能电池)，其被配置为响应于入射在光敏器件100上 的电磁辐射(例如，太阳光)的吸收而生成电压。换言之，光敏器件100被配置为将 入射在光敏器件100上的电磁辐射102(例如，光)转换成电。图1的光敏器件100 是多结光敏器件100，并且包括活性区域103，该活性区域103包括第一活性层104、 第二活性层106、第三活性层108和第四活性层。活性层104、106、108、110中的 每一个限定多结光敏器件100的子单元并且包括子层。活性层104、106、108、110 (以及其中的子层)中的每一个包含半导体材料(例如，锗、硅、III-V半导体材料 等)。

活性层104、106、108、110中的每一个包括其中的至少两个子层之间所限定的 pn结。换言之，活性层104、106、108、110中的每一个包括包含p型半导体材料的 子层和包含n型半导体材料的相邻子层，使得在相邻的p型和n型半导体材料之间的 界面处限定pn结。如本领域已知的，在pn结处生成电荷耗尽区域(本领域中也称作 空间电荷层)和内部电场。随着电磁辐射102的光子进入光敏器件100，它们可在活 性层104、106、108、110中的半导体材料内被吸收。当光子具有与吸收光子的相应 半导体材料的带隙能对应的能量时，可在半导体材料内生成电子空穴对。当光子在 pn结处的电荷耗尽区域中被吸收，并且导致在其中形成电子空穴对时，pn结处的内 部电场朝着n型区域驱动电子，在朝着p型区域的相反方向上驱动空穴。随着电子累 积在n型区域中，空穴累积在p型区域中，横跨pn结生成电压。活性层104、106、 108、110的电压横跨整个光敏器件100累积(例如，串联)以在光敏器件100的一 侧的第一电极111与光敏器件100的相对侧的第二电极112之间提供开路电压V_OC。 第一电极111和第二电极112可包含导电金属或金属合金。第二电极112可不连续以 穿过第二电极112提供至少一个孔114，电磁辐射102可穿过所述孔114并进入活性 层104、106、108、110。如图1所示，可在孔114中的光敏器件100上设置防反射 (AR)涂层115。

活性层104、106、108、110中的每一个可通过在pn结处采用具有不同组成和带 隙能的半导体材料而被配置为吸收主要处于不同波长的电磁辐射102。

第一活性层104可包含半导体材料，所述半导体材料展现出介于约0.60eV到约 2.10eV之间，介于约0.60eV到约1.20eV之间，或者甚至介于约0.60eV到约0.80eV 之间的带隙。另外，活性层104具有前表面105A以及在活性层104的与前表面105A 相反的一侧的后表面105B，在光敏器件100的操作期间辐射102穿过所述前表面 105A进入活性层104。后表面105B的表面粗糙度可大于前表面105A的表面粗糙度。

作为示例而非限制，第一活性层104可包含锗(Ge)并且可具有大约0.66eV的 带隙能。例如，第一活性层104可至少基本上由单晶外延锗组成。在其它实施方式中， 第一活性层104可包含稀氮化物III-V半导体材料，如例如2011年12月23日提交的 题为“MethodsofFormingDiluteNitrideMaterialsforUseinPhotoactiveDevicesand RelatedStructures”的美国专利申请No.61/580,085中所描述的，其公开内容整体以引 用方式并入本文。作为非限制示例，第一活性层104可包含Ga_1-yIn_yN_xAs_1-x，其中，y 大于0.0且小于1.0(例如，介于约0.08到约1之间)，x介于约0.1到约0.5之间。 Ga_1-yIn_yN_xAs_1-x的带隙能取决于其组成(即，x和y的值)。因此，根据x和y的值， Ga_1-yIn_yN_xAs_1-x可展现出介于约0.90eV到约1.20eV之间的带隙能。Ga_1-yIn_yN_xAs_1-x可展现介于约1.00eV到约1.10eV之间的带隙能。在本公开的附加实施方式中可在 第一活性层104中采用诸如GaInNAsSb的其它稀氮化物材料。

作为示例而非限制，第二活性层106、第三活性层108和第四活性层110中的每 一个可包含III-V半导体材料。作为非限制示例，第二活性层106可包括形成在带隙 能为大约1.00eV的InGaAsNIII-V半导体材料(稀氮化物材料，可如本文中先前关 于第一活性层104所描述的)中的pn结，第三活性层108可包括形成在带隙能在约 1.4eV到约1.5eV之间的范围内(例如，大约1.43eV)的GaAsIII-V半导体材料中 的pn结，第四活性层110可包括形成在带隙能在约1.85eV到约2.10eV之间的范围 内(例如，大约1.88eV)的InGaP中的pn结。

继续参照图1，活性层104、106、108、110中的每一个可包括附加材料层，其 可包括例如窗口层116和后表面场(BSF)层118。窗口层116和BSF层118用于转 变整个光敏器件100上的材料组成以使得在活性层中生成的少数载流子的收集增加 (例如，最大化)。

如图1所示，隧道结层120可设置在活性层104、106、108、110之间。隧道结 层120用于在与其相对侧的隧道结层120相邻的子单元的相反的n型区域和p型区域 之间提供具有低电阻的互连。隧道结层120可至少对电磁辐射102为基本上透明的， 以允许电磁辐射102穿透隧道结层120到下面的子单元。各个隧道结层120可包括高 掺杂的n型层和高掺杂的p型层(未示出)。高掺杂的n型层和p型层的半导体材料 可具有宽带隙。在这种配置中，耗尽区域可相对窄，方便了从n型区域中的导带到p 型区域中的价带的电子隧穿。因此，隧道结层120可包括半导体材料(例如，III-V 半导体材料)的多个层，但是它们被示意性地以简化方式示出为图1中的单个层。

也可根据本公开的实施方式制造具有更少或更多的活性层(例如，一个、两个、 三个、五个等)的光敏器件。

活性层104、106、108、110(包括其中的子层)和隧道结层120可利用外延生 长技术来一个叠一个地制造，如下面参照图5至图16进一步详细描述的。

除了光敏器件100中的各种材料层将要展现的光学和电特性以外，其中的各种半 导体材料为晶体(并且常常基本上由单一材料晶体构成)，并且可服从物理约束和考 虑。各种半导体材料的晶体结构中的缺陷的存在可提供电子和空穴收集并复合的位 置，从而降低了光敏器件100的效率。结果，可取的是形成各种半导体材料使其中的 缺陷浓度相对较低。为了减少各种半导体材料之间的界面处的缺陷浓度，可选择各种 层的组成以使得相邻材料层通常具有匹配的晶格常数。这些附加设计参数提供了对光 敏器件100内的各种半导体材料中可成功采用的材料的进一步限制。可使用赝晶层 (具有不同晶格常数，但是层厚度足够薄以避免应变松弛的层)。

如前所述，第一活性层104的后表面105B的表面粗糙度可大于活性层104的前 表面105A的表面粗糙度。后表面105B可具有形貌，该形貌被配置为反射从第一活 性层104内入射在后表面105B上的电磁辐射102。第一活性层104的后表面105B 的增加的表面粗糙度可用于增加电磁辐射102的光子在活性层104内的光路，而无需 增加其实际物理厚度，以增加光子将被吸收的概率并且导致生成电子空穴对。

图2是图1所示的光敏器件100的第一活性层104的放大图。如图2所示，第一 活性层104可具有实际平均层厚度T。第一活性层104可具有这样的组成，其被选择 以使得在第一活性层104内响应于电磁辐射102的光子的吸收而生成的电子展现出大 于第一活性层104的实际平均层厚度T的平均扩散长度。在一些实施方式中，第一活 性层104的平均层厚度T可以是约一百微米(100μm)或更小，或者甚至约十微米 (10μm)或更小。图2所示的n-Ge层可具有约一微米(1μm)或更小的平均层厚 度，图1所示的p-Ge层可具有约十微米(10μm)或更小的平均层。然而，由于光子 可从后表面105B反射，使得它们留在第一活性层104内达相对更长的时间，所以与 以前的组成和厚度T相同，但是没有粗糙化的后表面105B的活性层相比，光子在第 一活性层104内被吸收的概率可增加。

第一活性层104的后表面105B的形貌可包括多个纹理特征122。纹理特征122 可包括从后表面105B延伸出的突起和延伸到后表面105B中的凹陷中的一者或二者。 纹理特征122可随机地设置并且散布在整个后表面105B上，或者它们可被设置在整 个后表面105B上的选定位置处。在一些实施方式中，纹理特征122可按照有序阵列 设置，各个纹理特征122设置在活性层104的整个后表面105B上的预定的选定位置 处。

图3是图1和图2的活性层104的后表面105B的一部分的放大图。如图3所示， 纹理特征122可包括从活性层104的后表面105B延伸到活性层104中的凹陷。所述 凹陷可包括延伸到后表面105B中的横向彼此隔离的分立盲孔。所述凹陷可具有任何 横截面形状，例如圆形、椭圆形、正方形、矩形等。在其它实施方式中，所述凹陷可 包括后表面105B中的细长通道或者沟槽，并且可在后表面105B的平面内的方向上 伸长。

在附加实施方式中，如图4所示，纹理特征122可包括相对于其后表面105B从 活性层104延伸出的突起。所述突起可包括横向彼此隔离的分立小丘或柱。所述突起 具有任何横截面形状，例如圆形、椭圆形、正方形、矩形等。在其它实施方式中，所 述突起可包括从后表面105B伸出的细长脊，并且可在后表面105B的平面内的方向 上伸长。

如图3和图4所示，在一些实施方式中，多个纹理特征122在垂直于活性层104 的平面中的平均横截面尺寸D可介于约十纳米(10nm)到约十微米(10μm)之间， 更具体地讲，介于约十纳米(10nm)到约五微米(5μm)之间，或者甚至介于约 十纳米(10nm)到约一微米(1μm)之间。例如，参照图3，所述凹陷从后表面105B 向活性层104中延伸的平均距离D可介于约十纳米(10nm)到约十微米(10μm) 之间。如图4所示，所述突起从活性层104相对于后表面105B延伸出的平均距离D 可介于约十纳米(10nm)到约十微米(10μm)之间。

如图3和图4所示，在一些实施方式中，多个纹理特征122在平行于活性层104 的平面中的平均横截面尺寸W可介于约一百纳米(100nm)到约五十微米(50μm) 之间，介于约一百纳米(100nm)到约二十微米(20μm)之间，或者甚至介于约 一百纳米(100nm)到约十微米(10μm)之间。例如，参照图3，所述凹陷的平均 宽度W可介于约一百纳米(100nm)到约五十微米(50μm)之间。如图4所示，所 述突起的平均宽度W可介于约一百纳米(100nm)到约五十微米(50μm)之间。

纹理特征122的平均横截面尺寸D和W可被选择为使光敏器件100的操作期间 波长在约1550nm至约1800nm范围内的辐射102(图1)将被后表面105B反射回 活性层104中的概率最大化，以增加辐射102的光子将在活性层104内被吸收并导致 生成电子空穴对的概率。

如前所述，第一活性层104可包括p型掺杂子层和n型掺杂子层，二者之间限定 有pn结。因此，活性层104的一个区域包含至少一种p型掺杂剂，活性层104的另 一区域包含至少一种n型掺杂剂。在一些实施方式中，活性层104的p型区域内的一 种或更多种p型掺杂剂的浓度可横跨活性层104的p型区域展现出浓度梯度。例如， 活性层104的p型区域内的一种或更多种p型掺杂剂的浓度可在从活性层104的后表 面105B朝着活性层104的前表面105A延伸的方向上减小。通过在活性层104的p 型区域中提供这种浓度梯度，可在其中提供电场以帮助促使电子朝着活性层104的n 侧(即，在图1至图4所示的实施方式中，朝着活性层104的前表面105A)移动。 在一些实施方式中，活性层104的p型区域内的一种或更多种p型掺杂剂的浓度可在 从活性层104的后表面105B朝着活性层104的前表面105A延伸的方向上呈指数减 小，使得在活性层104的p型区域内提供至少基本上恒定的电场。

本公开的附加实施方式包括制造如本文所述的光敏器件的方法。通常，所述方法 包括形成活性区域103，该活性区域103被配置为吸收入射在活性区域103上的辐射 102并且响应于辐射102的吸收在第一电极111和第二电极112之间生成电压。活性 区域103可被形成为包括包含半导体材料的至少一个活性层(例如，活性层104)， 所述半导体材料展现出介于约0.60eV到约2.10eV之间的带隙。活性层104可被形 成为包括前表面105A以及相对于前表面105A在活性层104的相反侧的后表面105B， 在光敏器件100的操作期间辐射102穿过所述前表面105A进入活性层104。后表面 105B可被形成为具有比前表面105A的表面粗糙度大的表面粗糙度。所述方法还可 包括形成第一电极111和第二电极112，在所述第一电极111和第二电极112之间响 应于入射在活性区域103上的辐射102的吸收而生成电压。下面参照图5至图16来 公开这些方法的实施方式的非限制示例。

简要参照图8，可在第一基板142的表面140上形成活性层104，使得活性层104 的后表面105B与第一基板142的表面140相邻设置。

第一基板142的组成可考虑取决于要形成或者以其它方式设置在第一基板142 上的层的组成的多个因素来选择。例如，基板的组成可被选择为包含晶体结构大致与 要形成或者以其它方式设置在第一基板142上的材料的晶体结构类似的晶体材料。基 板的组成还可被选择为包含热膨胀系数大致与要形成或者以其它方式设置在第一基 板142上的材料将展现的热膨胀系数类似的材料。通过选择第一基板142使其具有大 致与要形成或者以其它方式设置在第一基板142上的材料类似的晶体结构和热膨胀 系数，可在后续处理期间减少材料内的机械应变，结果，要形成或者以其它方式设置 在第一基板142上的材料的晶格内的不期望的缺陷可减少。作为非限制示例，在锗 (Ge)要形成或者以其它方式直接设置在第一基板142上的实施方式中，例如，第 一基板142可包含诸如氧化铝(Al₂O₃)(例如，蓝宝石基板)或氧化硅(SiO₂)的氧 化物。

如前面参照图1所讨论的，活性层104可限定要形成的多结光敏器件100(图1) 的子单元，并且可包括多个子层。活性层104可被形成为包括介于活性层104中的两 个子层之间的pn结。换言之，活性层104可包括包含p型半导体材料的子层144和 包含n型半导体材料的相邻子层146，使得在相邻的p型半导体材料和n型半导体材 料之间的界面处限定pn结148。如前面所讨论的，活性层104可包含展现出介于约 0.60eV到约2.10eV之间的带隙的半导体材料。作为示例而非限制，活性层104可包 含锗(Ge)(例如，单晶外延Ge)，并且可具有大约0.66eV的带隙能。在其它实施 方式中，活性层104可包含如本文前面所讨论的稀氮化物III-V半导体材料。活性层 可包括附加材料子层，这些子层可包括例如如前面参照图1所述的窗口层116和后表 面场(BSF)层118。

在一些实施方式中，为了在第一基板142的表面140上形成第一层104，包含第 一层104的半导体材料的第一材料层150(图7)可被转印到第一基板142的表面140， 随后所转印的第一材料层150可被加厚以形成活性层104，如下面参照图5至图8所 描述的。

作为示例而非限制，可使用本领域中称为工艺的工艺来将第一材 料层150(图7)从供体结构152(图5)转印到第一基板142上。工 艺在例如Bruel的美国专利No.RE39,484(公布于2007年2月6日)、Aspar等人的 美国专利No.6,303,468(公布于2001年10月16日)、Aspar等人的美国专利 No.6,335,258(公布于2002年1月1日)、Moriceau等人的美国专利No.6,756,286 (公布于2004年6月29日)、Aspar等人的美国专利No.6,809,044(公布于2004年 10月26日)以及Aspar等人的美国专利No.6,946,365(2005年9月20日)中有所 描述，其公开内容整体以引用方式并入本文。

下面参照图5至图7简要描述工艺。参照图5，可将多个离子(例 如，氢、氦或者惰性气体离子中的一种或更多种)沿着离子注入平面154注入供体结 构152中。供体结构152可包含块体晶体半导体材料(例如，单晶锗)。沿着离子注 入平面154注入的离子在供体结构152内限定削弱的离子注入平面，随后可沿着其来 将供体结构152裂开或者以其它方式分裂。如本领域已知的，离子被注入供体结构 152中的深度至少部分地取决于将离子注入供体结构152中所用的能量。通常，利用 较小能量注入的离子将被注入到相对较浅的深度，而利用较高能量注入的离子将被注 入到相对较深的深度。

参照图6，使供体结构152与第一基板142的表面140直接物理接触，供体结构 152利用所谓的“直接键合”工艺直接键合到第一基板142。在供体结构152和第一基 板142的表面彼此抵接之前，可通过例如使所述表面经受磨削工艺、蚀刻工艺和抛光 工艺(例如，化学机械抛光(CMP)工艺)中的一个或更多个以降低键合表面的表面 粗糙度来使所述表面平滑并且为键合做好准备。供体结构152和第一基板142的表面 还可在彼此抵接以键合之前对所述表面进行化学活化，以增强它们之间最终建立的键 的强度。

在使供体结构152和第一基板142的表面彼此抵接之后，可在供体结构152与第一 基板142之间建立直接原子键以形成图6所示的键合结构。建立这些直接原子键的方法 在例如2011年2月24日公布的Castex等人的美国专利申请公开No.US2011/0045611A1 中有所描述，其公开内容整体以引用方式并入本文。

可选地，可在直接键合工艺之前在供体结构152的键合表面和/或第一基板140 的表面140上设置介电材料层。

在形成图6的键合结构之后，沿着离子注入平面154将供体结构152裂开或者以 其它方式分裂，以完成材料层150向第一基板142的表面140的转印并且形成图7 的结构。例如，供体结构152(键合有第一基板142)可被加热以使得供体结构152 沿着离子注入平面154分裂。可选地，可对供体结构152施加机械力以帮助供体结构 152沿着离子注入平面154裂开。在沿着离子注入平面154将供体结构152裂开或者 以其它方式分裂之后，供体结构152的一部分仍键合到第一基板142，该部分限定转 印的材料层150(图4)。供体结构152的其余部分可在另外的工艺中 被重复使用以将供体结构152的另外的部分转印到另外的基板。

继续参照图7，在分裂工艺之后，转印的材料层150的暴露主表面156包括供体 结构152(图6)的分裂表面，并且可包括离子杂质和材料层150的晶格中的瑕疵。 材料层150可被设法处理以降低杂质水平并改进材料层150中的晶格的质量(即，减 少靠近暴露主表面156的晶格中的缺陷数量)。这些处理可涉及磨削、抛光、蚀刻和 热退火中的一个或更多个。

在其它实施方式中，可使块体半导体材料键合到第一基板142的表面140，随后 利用磨削工艺、抛光工艺和蚀刻工艺(例如，化学机械抛光工艺)中的一个或更多个 使块体半导体材料变薄以形成材料层150，从而在第一基板142的表面140上设置材 料层150。

在本公开的另外的实施方式中，材料层150可包含自立式材料，其中，材料层自 支撑，而无需支撑，例如来自第一基板142的支撑。在这些实施方式中，可通过将高 能离子注入块体供体结构152中来形成材料层150。高剂量离子注入的使用可得到平 均层厚度在约10微米至约50微米的范围内(例如，平均层厚度等于约二十微米(20μm)) 的自立式材料层150。

在一些实施方式中，转印的材料层150可具有约1.50μm或更小的平均层厚度。

再参照图8，在第一基板142的表面140上形成相对薄的材料层150之后，可通 过例如在相对薄的材料层150上外延生长附加材料层来使薄材料层150变厚，以形成 活性层104。例如，如图8所示，可在层150上外延生长附加半导体材料(可具有与 材料层150的半导体材料相同或相似的组成)以完成活性层104的形成。作为特定非 限制示例，外延生长可涉及形成重掺杂的p型GeBSF层118、限定pn结148的掺杂 的p型Ge子层144和掺杂的n型Ge子层146、以及重掺杂的n型Ge窗口层116。 其它实施方式可不包括BSF层118和/或窗口层116。可用于生长这些掺杂的Ge层的 各种外延生长技术是本领域已知的，可在本公开的实施方式中采用。这些生长技术包 括(但不限于)化学气相沉积(CVD)技术、金属有机化学气相沉积(MOCVD)技 术、气相外延(VPE)技术、物理气相沉积(PVD)技术和分子束外延(MBE)技术。 另外，用作多结光敏器件的子单元的这些基于Ge的活性层104的各种配置是本领域 已知的，可在本公开的实施方式中采用。

如前所述，第一活性层104可被形成为包括p型掺杂子层和n型掺杂子层，二者 之间限定pn结。因此，p型掺杂剂可在制造活性层104的p型区域期间被引入活性 层104的要被p型掺杂的区域中，n型掺杂剂可在制造活性层104的n型区域期间被 引入活性层104的要被n型掺杂的区域中。另外，在制造p型区域期间一种或更多种 p型掺杂剂的浓度可变化，使得在其形成时横跨活性层104的p型区域的厚度提供浓 度梯度。例如，如前面所讨论的，可使得活性层104的p型区域内的一种或更多种p 型掺杂剂的浓度在从活性层104的后表面105B朝着活性层104的前表面105A延伸 的方向上减小。通过在活性层104的p型区域中提供这种浓度梯度，可在其中提供电 场以帮助促使电子朝着活性层104的n侧(即，在图8所示的实施方式中，朝着活性 层104的前表面105A)移动。

当形成时，在一些实施方式中，活性层104的后表面105B可具有至少基本上类 似于活性层104的前表面105A的表面粗糙度的表面粗糙度。

参照图9，在形成活性层104之后，可选地，可在活性层104上制造光敏器件100 (图1)的附加层。例如，光敏器件100的活性区域103的形成可完成，这种活性区 域103可包括限定光敏器件100的附加子单元的一个或更多个附加活性层。作为非限 制示例，可在第一活性层104上制造如前面参照图1所述的第二活性层106、第三活 性层108和第四活性层110。还可在相邻的活性层104、106、108、110之间形成隧 道结层120。

各种附加层可通过按照顺序方式一个叠一个地外延生长各种层来制造。各个层或 子层所采用的具体生长技术可取决于相应层或子层的组成。这些层的外延生长通常所 采用的生长技术包括化学气相沉积(CVD)技术、金属有机化学气相沉积(MOCVD) 技术、气相外延(VPE)技术、金属有机气相外延(MOVPE)技术、物理气相沉积 (PVD)技术和分子束外延(MBE)技术。

参照图10，在第一基板140仍附接到第一活性层104的同时，可在活性层104 的与第一基板140相反的一侧上(以及先前在活性层104上制造的任何附加层上)附 接第二基板160。

第二基板160可包含多种材料中的任何材料，包括氧化物(例如，氧化铝、氧化 锆、氧化硅等)和半导体材料(例如，硅、锗、碳化硅、III-V半导体材料(例如， GaAs、GaN等)、氮化铝、金刚石等)。第二基板160可包含晶体材料(例如，多晶 或单晶材料)。另外，第二基板160可至少基本上由单一(通常匀质的)材料构成， 或者第二基板160可包括诸如绝缘体上半导体(SeOI)型结构的多层结构，例如蓝宝 石上砷化镓(GaAsOS)基板或蓝宝石上锗(GeOS)基板。

第二基板160可利用例如如本文前面所述的直接键合工艺来附接在活性层104 上。在一些实施方式中，第二基板160可在直接键合工艺中直接附接到活性区域103 的暴露主表面162(在图10的实施方式中，包括第四活性层110的窗口层116的暴 露表面)。

在将第二基板160附接在活性层104上之后，可将第一基板142从活性层104 去除以暴露活性层104的后表面105B，如图11所示。图11中按照相对于图10中所 描绘的取向旋转180°(即，反转)的取向示出该结构。可利用例如磨削工艺、抛光 工艺和化学(湿法或干法)蚀刻工艺(例如，化学机械抛光(CMP)工艺)中的一个 或更多个来将第一基板142从活性层104去除。作为非限制示例，可利用机械磨削工 艺去除第一基板142的大部分，随后，可通过化学蚀刻工艺利用相对于活性层104 的材料为第一基板142的材料选择的蚀刻剂去除第一基板142的剩余的相对薄的层。 活性层104可充当用于去除第一基板142的蚀刻工艺的蚀刻终止层。

参照图12，在去除第一基板12之后，可处理活性层104的暴露的后表面105B 以使得后表面105B的表面粗糙度大于活性层104的前表面105A的表面粗糙度。也 就是说，在去除第一基板142之后可对活性层104的暴露的后表面105B进行粗糙化 以增加后表面105B的表面粗糙度。后表面105B的粗糙化可形成纹理特征122(例如， 凹陷和/或突起)并且得到后表面105B的结果形貌(如前面参照图1至图4所描述的)。

可使用各种技术来将后表面105B粗糙化并形成纹理特征122。作为示例而非限 制，可通过化学蚀刻工艺和机械粗糙化工艺中的至少一个来处理后表面105B以增加 后表面105B的表面粗糙度。在一些实施方式中，可使用磨削工艺来将后表面105B 粗糙化并在后表面105B中形成包括凹陷和/或突起的纹理特征122。在一些实施方式 中，可使用化学机械抛光(CMP)工艺来将后表面105B粗糙化并在后表面105B中 形成包括凹陷和/或突起的纹理特征122。在其它实施方式中，可使用化学蚀刻工艺来 将后表面105B粗糙化并在后表面105B中形成包括凹陷和/或突起的纹理特征122。 这种化学蚀刻工艺可采用湿法化学蚀刻剂和干法化学蚀刻剂中的一者或二者。

在一些实施方式中，后表面105B可利用光刻掩模和蚀刻工艺来粗糙化。在这些 实施方式中，可在活性层104的暴露的后表面105B上沉积掩模层并对其选择性地图 案化以在期望向后表面105B中蚀刻的位置处形成穿过掩模层的孔，以形成孔和/或突 起。在形成图案化的掩模层之后，可利用例如湿法蚀刻工艺或干法反应离子蚀刻工艺 来对通过图案化的掩模层暴露的活性层104的区域进行蚀刻，以按照为在后表面105B 处限定凹陷和/或突起而选择的方式去除活性层104的区域。活性层104的后表面105B 处所限定的凹陷和/或突起的形状可至少部分地取决于图案化的掩模层中的孔的形状 以及用于对活性层104进行蚀刻的蚀刻工艺的类型(例如，各向同性或各向异性)。 在蚀刻工艺之后，可去除图案化的掩模层。这种掩模和蚀刻工艺可用于在活性层104 的后表面105B上的预定的选定位置处形成凹陷和/或突起。

简要参照图1，本公开的方法还可包括形成第一电极111和第二电极112，在所 述第一电极111和第二电极112之间响应于入射在活性区域103上的辐射102的吸收 而生成电压。参照图13，为了形成第一电极111，可在活性层104的粗糙化的后表面 105B上设置一种或更多种导电材料。例如，可在粗糙化的后表面105B上沉积或者以 其它方式设置导电金属164以在导电金属164与活性层104之间提供欧姆接触。导电 金属164可包括例如钨(W)、铜(Cu)、钽(Ta)、钛(Ti)、银(Ag)、钼(Mo)或 者包含这些元素中的一个或更多个的合金或混合物。在一些实施方式中，导电金属 164可包括具有不同组成的金属的多层层叠。可利用化学气相沉积(CVD)工艺、物 理气相沉积(PVD)工艺、溅射工艺、无电镀沉积工艺和电解镀沉积工艺中的一个或 更多个来在后表面105B上沉积导电金属164。

如图14所示，第一电极111和第二电极112的制造可完成。可选地，如果例如 导电金属164不够厚以允许结构的操纵，则导电基板166(例如，操纵基板)可键合 到导电金属164。例如，导电基板166可包含诸如钨(W)、铜(Cu)、钽(Ta)、钛 (Ti)、银(Ag)、钼(Mo)或者包含这些元素中的一个或更多个的合金或混合物的 金属。导电基板166可利用例如本文前面所述的直接键合工艺来键合到导电金属164。 可选地，可在导电基板166的与导电金属164相反的一侧的表面上沉积接触金属168 的附加层。导电金属164、导电基板166和接触金属168一起可限定第一电极111。

继续参照图14，可去除第二基板160(图13)，并且可在活性层104上(以及在 活性区域103的任何可选的附加层上)与第一电极111相反的一侧制造第二电极112。 如前面参照图1提及的，第二电极112可被形成为不连续的，以限定至少一个孔114， 电磁辐射102可穿过所述孔并进入活性区域103。可选地，可形成在活性区域103上 至少在第二电极112中的任何孔114内延伸的防反射(AR)涂层115。

在上面参照图5至图14描述的方法中，在第一基板142上完整地制造光敏器件 100的活性区域103，随后将第二基板160附接到活性区域103的与第一基板142相 反的一侧。在本公开的附加实施方式中，可在第一基板142上制造活性区域103(包 括第一活性层104)的第一部分以形成第一多层结构，可在第二基板160上单独地制 造活性区域103的第二部分以形成单独的第二多层结构，随后可将第一多层结构和第 二多层结构彼此直接键合。

例如，图8所示的多层结构可如本文中前面参照图5至图8所述来制造。参照图 15，可在图8的结构上生长活性区域103(图1)的附加层以形成第一多层结构170。 作为非限制示例，可在第一活性层104上生长隧道结层120，并且可在隧道结层120 上生长第二活性层106，以形成第一多层结构170。

参照图16，可通过在第二基板160的表面上形成第四活性层110、第三活性层 108和隧道结层120来单独地制造第二多层结构172。第二基板160可如前面参照图 10所述来制造。形成在第二基板160上的活性区域103的各种层也可利用如前面参 照图8和图9所述的方法来形成。

如图17所示，在单独地形成多层结构170、172之后可将第一多层结构170直接 键合到第二多层结构172。可采用如本文前面所述的直接键合工艺来将第一多层结构 170直接键合到第二多层结构172。在将第一多层结构170直接键合到第二多层结构 172时可形成类似于图10的结构，然后所得结构可如前面参照图10至图14所述来 处理，以完成如参照图1至图4所述的光敏器件100的制造。

尽管图15的第一多层结构170被描述为包括第一活性层104和第二活性层106， 图16的第二多层结构172被描述为包括第三活性层108和第四活性层110，但是第 一多层结构170可包括光敏器件100(图1)的活性区域103的任一个或更多个层， 第二多层结构172可包括光敏器件100的活性区域103的剩余层。

如上面参照图15至图17所描述的方法可特别适用于这样的情况：期望利用诸如 化学气相沉积(CVD)技术(例如，金属有机气相外延(MOVPE)技术)的一种生 长技术来制造活性区域103的一个或更多个层(例如，活性层104、106、108、110 和隧道结层120)，并且期望利用诸如分子束外延(MBE)技术的另一不同的生长技 术来制造活性区域103的一个或更多个其它层。这些方法的示例在例如2011年10月 11日提交的Krause的题为“Multijunctionsinasemiconductordeviceformedbydifferent depositiontechniques”的法国专利申请No.1159154中有更详细的公开，其公开内容整 体以引用方式并入本文。

下面阐述本公开的实施方式的另外的非限制示例。

实施方式1：一种光敏器件，该光敏器件包括：第一电极；第二电极；以及活性 区域，该活性区域被设置在所述第一电极和所述第二电极之间，所述活性区域被配置 为吸收入射在所述活性区域上的辐射并且响应于辐射的吸收在所述第一电极与所述 第二电极之间生成电压，所述活性区域包括至少一个活性层，所述至少一个活性层包 含展现出介于约0.60eV到约2.10eV之间的带隙的半导体材料，所述至少一个活性 层具有前表面以及在所述至少一个活性层的与所述前表面相反的一侧的后表面，在所 述光敏器件的操作期间辐射穿过所述前表面进入所述至少一个活性层，所述后表面的 表面粗糙度大于所述前表面的表面粗糙度。

实施方式2：根据实施方式1所述的光敏器件，其中，所述后表面具有被配置为 反射从所述至少一个活性层内入射在所述后表面上的辐射的形貌。

实施方式3：根据实施方式2所述的光敏器件，其中，所述后表面的所述形貌包 括多个纹理特征，所述多个纹理特征具有在平行于所述至少一个活性层的平面中的平 均横截面尺寸，所述平均横截面尺寸介于约一百纳米(100nm)到约五十微米(50μm) 之间。

实施方式4：根据实施方式3所述的光敏器件，其中，所述多个纹理特征包括延 伸到所述至少一个活性层中的多个凹陷，所述多个凹陷在垂直于所述至少一个活性层 的平面中的平均横截面尺寸介于约十纳米(10nm)到约十微米(10μm)之间。

实施方式5：根据实施方式3或实施方式4所述的光敏器件，其中，所述多个纹 理特征包括从所述至少一个活性层相对于所述后表面的主平面延伸出的多个突起，所 述多个突起在垂直于所述至少一个活性层的平面中的平均横截面尺寸介于约十纳米 (10nm)到约十微米(10μm)之间。

实施方式6：根据实施方式1至5中的任一项所述的光敏器件，其中，所述至少 一个活性层具有约一百微米(100μm)或更小的实际平均层厚度。

实施方式7：根据实施方式6所述的光敏器件，其中，所述至少一个活性层的组 成使得在所述至少一个活性层内响应于辐射的吸收而生成的电子展现出大于所述至 少一个活性层的所述实际平均层厚度的平均扩散长度。

实施方式8：根据实施方式6或实施方式7所述的光敏器件，其中，所述实际平 均层厚度为约十微米(10μm)或更小。

实施方式9：根据实施方式1至8中的任一项所述的光敏器件，其中，所述至少 一个活性层包含至少一种p型掺杂剂。

实施方式10：根据实施方式9所述的光敏器件，其中，所述至少一个活性层内 的所述至少一种p型掺杂剂的浓度展现出横跨所述至少一个活性层的浓度梯度，所述 至少一个活性层内的所述至少一种p型掺杂剂的所述浓度在从所述后表面向所述前 表面延伸的方向上减小。

实施方式11：根据实施方式1至10中的任一项所述的光敏器件，其中，所述至 少一个活性层的所述半导体材料包括锗。

实施方式12：根据实施方式11所述的光敏器件，其中，所述至少一个活性层的 所述半导体材料至少基本上由单晶外延锗组成。

实施方式13：根据实施方式1至12中的任一项所述的光敏器件，其中，所述第 一电极和所述第二电极中的一个包含与所述至少一个活性层的所述后表面直接物理 接触的金属。

实施方式14：根据实施方式1至13中的任一项所述的光敏器件，其中，所述光 敏器件包括太阳能电池。

实施方式15：根据实施方式14所述的光敏器件，其中，所述太阳能电池包括多 结太阳能电池，并且其中，所述活性区域还包括至少一个附加活性层，所述至少一个 附加活性层包含展现出大于约1.20eV的带隙的不同半导体材料。

实施方式16：一种制造光敏器件的方法，该方法包括以下步骤：形成活性区域， 并且配置所述活性区域以吸收入射在所述活性区域上的辐射并且响应于辐射的吸收 在第一电极与第二电极之间生成电压，所述活性区域包括至少一个活性层，所述至少 一个活性层包含展现出介于约0.60eV到约2.10eV之间的带隙的半导体材料，所述 至少一个活性层具有前表面以及在所述至少一个活性层的与所述前表面相反的一侧 的后表面，在所述光敏器件的操作期间辐射穿过所述前表面进入所述至少一个活性 层，所述后表面的表面粗糙度大于所述前表面的表面粗糙度；以及形成所述第一电极 和所述第二电极，在所述第一电极与所述第二电极之间响应于入射在所述活性区域上 的辐射的吸收而生成电压。

实施方式17：根据实施方式16所述的方法，其中，形成所述活性区域的步骤还 包括以下步骤：在第一基板的表面上形成所述至少一个活性层，使得所述至少一个活 性层的所述后表面与所述第一基板相邻设置；将第一基板从所述至少一个活性层去除 并且暴露所述至少一个活性层的所述后表面；以及在将所述第一基板从所述至少一个 活性层去除之后处理所述至少一个活性层的所述后表面，并且使得所述后表面具有比 所述前表面的表面粗糙度大的表面粗糙度。

实施方式18：根据实施方式17所述的方法，该方法还包括以下步骤：在将所述 第一基板从所述至少一个活性层去除之前，在所述至少一个活性层的与所述第一基板 相反的一侧上附接第二基板。

实施方式19：根据实施方式18所述的方法，该方法还包括以下步骤：在所述至 少一个活性层的与所述第一基板相反的一侧上附接所述第二基板之前，在所述第二基 板上形成所述活性区域的至少一个附加活性层。

实施方式20：根据实施方式17至20中的任一项所述的方法，其中，在将所述 第一基板从所述至少一个活性层去除之后处理所述至少一个活性层的所述后表面的 步骤包括对所述后表面进行化学蚀刻和将所述后表面以机械方式粗糙化中的至少一 个。

实施方式21：根据实施方式20所述的方法，其中，在将所述第一基板从所述至 少一个活性层去除之后处理所述至少一个活性层的所述后表面的步骤包括利用湿法 化学蚀刻剂和干法等离子体蚀刻剂中的至少一个来对所述后表面进行化学蚀刻。

实施方式22：根据实施方式20或实施方式21所述的方法，其中，在将所述第 一基板从所述至少一个活性层去除之后处理所述至少一个活性层的所述后表面的步 骤包括使所述后表面经受化学机械抛光(CMP)工艺。

实施方式23：根据实施方式17至22中的任一项所述的方法，在所述第一基板 的所述表面上形成所述至少一个活性层的步骤包括以下步骤：将包含所述至少一个活 性层的所述半导体材料的第一层转印到所述第一基板；以及在所述第一层上外延生长 包含所述半导体材料的附加层以增加所述至少一个活性层的厚度。

实施方式24：根据实施方式16至23中的任一项所述的方法，该方法还包括以 下步骤：利用至少一种p型掺杂剂对所述至少一个活性层进行掺杂。

实施方式25：根据实施方式24所述的方法，其中，利用至少一种p型掺杂剂对 所述至少一个活性层进行掺杂的步骤包括：利用所述至少一种p型掺杂剂对所述至少 一个活性层进行掺杂，使得所述至少一个活性层内的所述至少一种p型掺杂剂的浓度 展现出横跨所述至少一个活性层的浓度梯度，所述至少一个活性层内的所述至少一种 p型掺杂剂的所述浓度在从所述后表面向所述前表面延伸的方向上减小。

上面所述的本公开的示例实施方式不限制本发明的范围，因为这些实施方式仅是 本发明的实施方式的示例，本发明的范围由所附权利要求书及其等同物来限定。任何 等同实施方式旨在落入本发明的范围内。实际上，除了本文示出并描述的那些以外， 对于本领域技术人员而言，对本公开的各种修改(例如，所描述的元件的另选可用组 合)将从所述描述而变得显而易见。这些修改和实施方式也旨在落入所附权利要求书 的范围内。