应用于多谐振荡器的新型迟滞比较器

摘要

一种应用于多谐振荡器的新型迟滞比较器，包括迟滞比较器输入级电路和迟滞比较器输出级电路。所应用的多谐振荡器还包括第一电阻、第二电阻、充电电路、放电电路、电容、电源接入端口、接地端口和输出端口。通过输出端口的高低电平状态控制电容的充放电状态，从而改变迟滞比较器输入级电路的同相输入端的电压，根据迟滞比较器输入级电路的同相输入端和反相输入端的电平差值状态改变输出端口的电平状态。采用迟滞比较器电路结构实现多谐振荡器，输出震荡信号，不受电源接入端口接入的工作电压的影响，提高了频率稳定度，电路结构简单，较容易实现全集成化，集成度高，且几乎没有直流功耗，提高电池效率，能够快速起振工作。

说明书

技术领域

本发明涉及振荡器技术领域，特别是涉及一种应用于多谐振荡器的新型迟 滞比较器。

背景技术

多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。在工 作时，电路的状态在两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信 号，常用作脉冲信号源及时序电路中的时钟信号。

传统的多谐振荡器主要是接入工作电压，并通过阻容耦合使两个电子器件 交替导通与截止，从而自激产生方波。传统的多谐振荡器的震荡频率随工作电 压的变化而变化较大且产生较大的尾电流，存在直流功耗大的缺点。

发明内容

基于此，有必要针对上述问题，提供一种直流功耗小的应用于多谐振荡器 的新型迟滞比较器。

一种应用于多谐振荡器的新型迟滞比较器，包括迟滞比较器输入级电路和 迟滞比较器输出级电路，所述迟滞比较器输入级电路包括同相输入端、反相输 入端、第一输出端和第二输出端，所述迟滞比较器输出级电路包括第一输入端、 第二输入端和输出端；

所述迟滞比较器输入级电路的同相输入端用于连接多谐振荡器的充电电路 与电容的公共端，所述迟滞比较器输入级电路的反相输入端用于连接多谐振荡 器的第一电阻和第二电阻的公共端；所述迟滞比较器输入级电路的第一输出端 连接所述迟滞比较器输出级电路的第一输入端，所述迟滞比较器输入级电路的 第二输出端连接所述迟滞比较器输出级电路的第二输入端，所述迟滞比较器输 出级电路的输出端用于连接多谐振荡器的所述输出端口；

所述迟滞比较器输入级电路用于在其同相输入端的电压大于或等于其反相 输入端的电压与预设的正转折电压之和时，控制其第一输出端输出高电平，以 及在其同相输入端的电压小于或等于其反相输入端的电压与预设的负转折电压 之差时，控制其第二输出端输出高电平；所述迟滞比较器输出级电路用于在其 第一输入端接收高电平时，控制其输出端输出高电平，并在其第二输入端接收 到高电平时，控制其输出端输出低电平，从而使所述多谐振荡器的输出端口输 出振荡信号。

新型迟滞比较器所应用的多谐振荡器还包括第一电阻、第二电阻、充电电 路、放电电路、电容、电源接入端口、接地端口和输出端口。第一电阻和第二 电阻串联，第一电阻的另一端连接电源接入端口，第二电阻的另一端连接接地 端口；充电电路的输入端连接电源接入端口，输出端连接电容一端，充电电路 的控制端连接输出端口，电容另一端连接接地端口；放电电路的输入端连接充 电电路与电容的公共端，放电电路的输出端连接接地端口，放电电路的控制端 连接输出端口。充电电路用于在输出端口输出低电平时对电容进行充电，升高 迟滞比较器输入级电路的同相输入端的电压；放电电路用于在输出端口输出高 电平时对电容进行放电，降低迟滞比较器输入级电路的同相输入端的电压。

上述应用于多谐振荡器的新型迟滞比较器，迟滞比较器输入级电路在其同 相输入端的电压大于或等于其反相输入端的电压与正转折电压之和时，控制其 第一输出端输出高电平，并在其同相输入端的电压小于或等于其反相输入端的 电压与负转折电压之差时，控制其第二输出端输出高电平。迟滞比较器输出级 电路在其第一输入端接收高电平时，控制其输出端输出高电平，并在其第二输 入端接收到高电平时，控制其输出端输出低电平，使输出端口输出振荡信号。 通过输出端口的高低电平状态控制电容的充放电状态，从而改变迟滞比较器输 入级电路的同相输入端的电压，根据迟滞比较器输入级电路的同相输入端和反 相输入端的电平差值状态改变输出端口的电平状态。采用迟滞比较器电路结构 实现多谐振荡器，输出震荡信号，不受电源接入端口接入的工作电压的影响， 与传统的多谐振荡器相比，具有频率稳定度高，直流功耗小，集成度高等优点， 且使多谐振荡器起振时间短从而减少开机时间。

附图说明

图1为一实施例中多谐振荡器的原理图；

图2为图1中迟滞比较器输入级电路的原理图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对 本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以 便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实 施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发 明不受下面公开的具体实施例的限制。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一 个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元 件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术 领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术 语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的 术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

一种应用于多谐振荡器的新型迟滞比较器，如图1所示，包括迟滞比较器 输入级电路110和迟滞比较器输出级电路120，迟滞比较器输入级电路110包括 同相输入端v+、反相输入端v-、第一输出端和第二输出端，迟滞比较器输出级 电路120包括第一输入端、第二输入端和输出端。

新型迟滞比较器所应用的多谐振荡器还包括第一电阻R1、第二电阻R2、充 电电路130、放电电路140、电容C1、电源接入端口VDD、接地端口GND和 输出端口vo，充电电路130和放电电路140均包括输入端、输出端和控制端。 第一电阻R1和第二电阻R2串联，第一电阻R1的另一端连接电源接入端口 VDD，第二电阻R2的另一端连接接地端口GND；充电电路130的输入端连接 电源接入端口VDD，输出端连接电容C1一端，充电电路130的控制端连接输 出端口vo，电容C1另一端连接接地端口GND；放电电路140的输入端连接充 电电路130与电容C1的公共端，放电电路140的输出端连接接地端口GND， 放电电路140的控制端连接输出端口vo。

迟滞比较器输入级电路110的同相输入端v+用于连接多谐振荡器的充电电 路130与电容C1的公共端，迟滞比较器输入级电路110的反相输入端用于连接 多谐振荡器的第一电阻R1和第二电阻R2的公共端；迟滞比较器输入级电路110 的第一输出端连接迟滞比较器输出级电路120的第一输入端，迟滞比较器输入 级电路110的第二输出端连接迟滞比较器输出级电路120的第二输入端，迟滞 比较器输出级电路120的输出端用于连接输出端口vo。

多谐振荡器的第一电阻R1和第二电阻R2对电源接入端VDD接入的电压 进行分压，为迟滞比较器输入级电路110的反相输入端v-提供基准电压。充电 电路130在输出端口vo输出低电平时对电容C1进行充电，升高迟滞比较器输 入级电路110的同相输入端v+的电压。放电电路140在输出端口vo输出高电平 时对电容C1进行放电，降低迟滞比较器输入级电路110的同相输入端v+的电 压。

迟滞比较器输入级110电路用于在其同相输入端v+的电压大于或等于其反 相输入端v-的电压与预设的正转折电压之和时，控制其第一输出端输出高电平， 以及在其同相输入端v+的电压小于或等于其反相输入端v-的电压与预设的负转 折电压之差时，控制其第二输出端输出高电平。迟滞比较器输出级电路120用 于在其第一输入端接收高电平时，控制其输出端输出高电平，并在其第二输入 端接收到高电平时，控制其输出端输出低电平，从而使多谐振荡器的输出端口 vo输出振荡信号。

上述应用于多谐振荡器的新型迟滞比较器，迟滞比较器输入级电路110在 其同相输入端v+的电压大于或等于其反相输入端v-的电压与正转折电压之和 时，控制其第一输出端输出高电平，并在其同相输入端v+的电压小于或等于其 反相输入端v-的电压与负转折电压之差时，控制其第二输出端输出高电平。迟 滞比较器输出级电路120在其第一输入端接收高电平时，控制其输出端输出高 电平，并在其第二输入端接收到高电平时，控制其输出端输出低电平，使输出 端口vo输出振荡信号。通过输出端口vo的高低电平状态控制电容C1的充放电 状态，从而改变迟滞比较器输入级电路110的同相输入端v+的电压，根据迟滞 比较器输入级电路110的同相输入端v+和反相输入端v-的电平差值状态改变输 出端口vo的电平状态。采用迟滞比较器电路结构实现多谐振荡器，输出震荡信 号，不受电源接入端口VDD接入的工作电压的影响，与传统的多谐振荡器相比， 具有频率稳定度高，直流功耗小，集成度高等优点，且使多谐振荡器起振时间 短从而减少开机时间。

上述应用于多谐振荡器的新型迟滞比较器结构简单，可实现全集成化，且 占用芯片面积较小，降低了生产成本。由于只有由第一电阻R1和第二电阻R2 组成的分压电路存在部分直流电流，且可根据电源接入端VDD接入电压的大小 调整第一电阻R1和第二电阻R2的阻值来降低直流电流，大大降低了直流待机 功耗，增加了如移动电池等供电设备的使用寿命。上述新型迟滞比较器构成的 多谐振荡器一上电便能起振，不存在起振问题和起振时间，提高了起振可靠性 和及时性。

具体地，在其中一个实施例中，如图1和图2所示，迟滞比较器输入级电 路110包括第一开关管NM1、第二开关管NM2、第三开关管PM1、第四开关管 PM3、第五开关管PM4和第六开关管PM2。

第一开关管NM1和第二开关管NM2的控制端分别为迟滞比较器输入级电 路110的同相输入端v+和反相输入端v-，第一开关管NM1的控制端用于连接 充电电路130和电容C1的公共端，第二开关管NM2的控制端用于连接第一电 阻R1和第二电阻R2的公共端。第一开关管NM1的输入端连接第三开关管PM1 和第四开关管PM3的控制端，并连接第三开关管PM1和第五开关管PM4的输 出端，第一开关管NM1的输出端用于连接多谐振荡器的接地端口GND。第二 开关管NM2的输入端连接第五开关管PM4和第六开关管PM2的控制端，并连 接第四开关管PM3和第六开关管PM2的输出端，第二开关管NM2的输出端用 于连接接地端口GND。

第三开关管PM1、第四开关管PM3、第五开关管PM4和第六开关管PM2 的输入端均用于连接多谐振荡器的电源接入端口VDD。第五开关管PM4的输出 端作为迟滞比较器输入级电路110的第一输出端，与迟滞比较器输出级电路120 的第一输入端连接。第四开关管PM3的输出端作为迟滞比较器输入级电路110 的第二输出端，与迟滞比较器输出级电路120的第二输入端连接。

本实施例中第一开关管NM1、第二开关管NM2、第三开关管PM1、第四开 关管PM3、第五开关管PM4和第六开关管PM2构成迟滞比较器的输入级，其 中第一开关管NM1和第二开关管NM2为伪差分输入对管，其控制端分别作为 迟滞比较器的正相输入端和反相输入端，第三开关管PM1和第六开关管PM2 为负载管，第四开关管PM3和第五开关管PM4构成正反馈回路，从而形成迟滞 比较器。

迟滞比较器的原理如图2所示，假设使用正负电源，且同相输入端v+接地， 即指电源接入端VDD连接正电源，接地端口GND连接负电源，以同相输入端 v+的电平为零且保持不变作为参考点进行解释说明。当第二开关管NM2的控制 端(即反相输入端v-)的电平远低于零时，第一开关管NM1导通，第二开关管 NM2截止，则第三开关管PM1和第四开关管PM3将导通，第五开关管PM4和 第六开关管PM2将截止。因此迟滞比较器输入级电路110的第二输出端Vo2输 出高电平。随着反相输入端v-的电压不断增大，第二开关管NM2将逐渐导通， 第四开关管PM3和第六开关管NM2将有电流流过。当反相输入端v-的电压继 续增大，使得流过第二开关管NM2的电流大于流过第四开关管PM3的电流时， 比较器的状态就会改变，将有大部分电流流过第二开关管NM2和第六开关管 PM2，此时第五开关管PM4导通，第三开关管PM1、第四开关管PM3和第一 开关管NM1截止，迟滞比较器输入级电路110的第一输出端Vo1输出高电平， 此时输入反相输入端v-的电压即为正转折电压。随着输入反相输入端v-减小，第 二开关管NM2将趋向于截止，第一开关管NM1将趋向于导通，迟滞比较器输 入级电路110到达某一点使得第一开关管NM1的电流等于第五开关管PM4中 的电流，此时输入反相输入端v-的电压即为负转折电压。

第一开关管NM1、第二开关管NM2、第三开关管PM1、第四开关管PM3、 第五开关管PM4和第六开关管PM2具体可以是三极管或MOS管。在其中一个 实施例中，第一开关管NM1和/或第二开关管NM2为N沟道MOS管。第三开 关管PM1、第四开关管PM3、第五开关管PM4和第六开关管PM2中的至少一 个为P沟道MOS管。

在其中一个实施例中，如图1所示，迟滞比较器输出级电路120包括第七 开关管NM3、第八开关管NM4、第九开关管PM5和第十开关管PM6。

第七开关管NM3的控制端连接第八开关管NM4的控制端和输入端，第七 开关管NM3的输出端用于连接多谐振荡器的接地端口GND，输入端连接第九 开关管PM5的输出端；第八开关管NM4的输出端用于连接接地端口GND，输 入端连接第十开关管PM6的输出端。第九开关管PM5的控制端作为迟滞比较器 输出级电路120的第一输入端，与迟滞比较器输入级电路110的第一输出端连 接，具体连接第四开关管PM3的输出端。第九开关管PM5的输出端作为迟滞比 较器输出级电路120的输出端，与输出端口vo连接，第九开关管PM5的输入 端用于连接多谐振荡器的电源接入端口VDD；第十开关管PM6的输入端用于连 接电源接入端口VDD，第十开关管PM6的控制端作为迟滞比较器输出级电路 120的第二输入端，与迟滞比较器输入级电路110的第二输出端连接，具体连接 第五开关管PM4的输出端。

本实施例中第七开关管NM3、第八开关管NM4、第九开关管PM5和第十 开关管PM6构成迟滞比较器的输出级，第七开关管NM3和第八开关管NM4为 输出级的镜像负载，实现迟滞比较器的单端化输出。

第七开关管NM3、第八开关管NM4、第九开关管PM5和第十开关管PM6 同样可以是采用三极管或MOS管。在其中一个实施例中，第七开关管NM3和/ 或第八开关管NM4为N沟道MOS管。第九开关管PM5和/或第十开关管PM6 为P沟道MOS管。

采用内部正反馈结构的迟滞比较器电路结构实现多谐振荡器，可以实现全 集成化，且对工作电压的敏感度较小，频率稳定度高。

在其中一个实施例中，如图1所示，多谐振荡器的充电电路130包括充电 控制开关管PM7和第三电阻R4，充电控制开关管PM7的输入端作为充电电路 130的输入端，与电源接入端口VDD连接。充电控制开关管PM7的控制端作为 充电电路130的控制端，连接输出端口vo。充电控制开关管PM7的输出端连接 第三电阻R4的一端，第三电阻R4的另一端作为充电电路130的输出端，与电 容C1连接。

进一步地，继续参照图1，多谐振荡器的放电电路140包括放电控制开关管 NM5和第四电阻R3，放电控制开关管NM5的输入端连接第四电阻R3一端， 第四电阻R3另一端作为放电电路140的输入端，连接充电电路130和电容C1 的公共端，具体连接第三电阻R4与电容C1的公共端。放电控制开关管NM5 的控制端作为放电电路140的控制端，连接输出端口vo。放电控制开关管NM5 的输出端作为放电电路140的输出端，连接接地端口GND。

充电控制开关管PM7和放电控制开关管NM5可以是三极管或MOS管，本 实施例中充电控制开关管PM7为P沟道MOS管，放电控制开关管NM5为N 沟道MOS管。

充电控制开关管PM7和第三电阻R4构成电容C1的充电回路，放电控制开 关管NM5和第四电阻R3构成电容C1的放电回路，当充电时，充电控制开关 管PM7导通，放电控制开关管NM5截止，电源接入端口VDD接入的电源电压 通过充电控制开关管PM7和第三电阻R4向C1充电。而当放电时，充电控制开 关管PM7截止，放电控制开关管NM5导通，电容C1上的电压通过第四电阻 R3和放电控制开关管NM5放电。

新型迟滞比较器构成的多谐振荡器的工作原理具体为：假设输出端口vo的 初始输出为低电平，则放电控制开关管NM5截止，充电控制开关管PM7导通， 电源接入端口VDD接入的电源电压通过充电控制开关管PM7和第三电阻R4向 电容C1充电，当电容C1上的电压(即同相输入端v+的电压)大于或等于反相 输入端v-的电压与正转折电压之和时，输出端口vo输出高电平，则充电控制开 关管PM7截止，放电控制开关管NM5导通，电容C1通过放电控制开关管NM5 和第四电阻R3放电，直到同相输入端v+的电压小于或等于反相输入端v-的电 压减去负转折电压时，比较器输出再次反转，输出端口vo输出低电平，则电源 电压又向电容C1充电，跟初始状态一样，如此循环往复，使得输出端口vo输 出震荡信号。

上述应用于多谐振荡器的迟滞比较器电路结构简单，较容易实现全集成化， 且几乎没有直流功耗，大大提高了供电设备的使用寿命。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细， 但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域 的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和 改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附 权利要求为准。