制备布图设计的方法、光掩膜、半导体器件及其制造方法

摘要

提供了制备半导体器件的布图设计的方法、光掩模、利用该布图设计制造的半导体器件及其制造方法。制备半导体器件的布局设计的步骤可以包括将辅助图案设置在位于薄弱的有源图案上的主栅极图案附近。薄弱的有源图案可以是例如有源图案中的最外侧的有源图案，并且可以是预期在制造工艺期间宽度增大的有源图案。

说明书

本专利申请要求于2014年3月11日在韩国知识产权局提交的第10-2014-0028462号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

本发明构思的示例实施例涉及一种制备半导体器件的布图设计的方法、利用该布图设计形成的光掩模和利用该光掩模制造的半导体器件。

背景技术

在半导体器件的设计和制备中，对高密度外围电路的需求逐渐增大。因此，已经进行了研究以在外围电路中减小晶体管的有源区之间的空间。同时，在制造工艺中难于去除与空间相关的变化。例如，在用于形成晶体管的有源区和栅电极的蚀刻工艺中会存在取决于位置的变化。因此，对于有源区或栅电极，在初始设计的布图设计和实际制造的形状之间会存在差异。这可能导致半导体器件的故障(例如，泄漏电流)。

发明内容

本发明构思的示例实施例提供了一种能够实现高可靠性的半导体器件的制备布图设计的方法。

本发明构思的一些示例实施例提供了一种具有改善的泄漏电流性质的半导体器件。

本发明构思的示例实施例提供了一种能够实现高可靠性的半导体器件的光掩模。

根据本发明构思的示例实施例，一种制备半导体器件的布图设计的方法可以包括将有源图案设置成彼此相邻，将主栅极图案分别设置在有源图案上，将至少一个辅助图案设置在位于有源图案中的最外侧的有源图案上的主栅极图案一侧。

在示例实施例中，设置有源图案的步骤可以包括设置彼此平行并且可以沿第一方向延伸的第一有源图案和第二有源图案。第二有源图案可以包括从第一有源图案朝着第一方向突出的部分。主栅极图案中的最外侧的主栅极图案可以与第二有源图案交叉。所述至少一个辅助图案可以包括与主栅极图案中的所述最外侧的主栅极图案接触的至少一个第一辅助图案。第一辅助图案可以被设置在主栅极图案中的所述最外侧的主栅极图案的一侧相邻，所述一侧不与第一有源图案的侧面相邻并且被设置成与第一有源图案分隔开至少第一有源图案和所述最外侧的主栅极图案之间的距离。

在示例实施例中，主栅极图案中的所述最外侧的主栅极图案与第一辅助图案可以具有位于与第一有源图案等距的偏位线上的侧面。

在示例实施例中，所述方法还可以包括，设置与第一有源图案分隔开的第三有源图案，其中，第二有源图案设置在第一有源图案和第三有源图案之间。第二有源图案可以包括从第一有源图案和第三有源图案朝着第一方向突出的部分。所述方法可以另外包括设置与主栅极图案中的最外侧的主栅极图案接触的第二辅助图案。主栅极图案中的所述最外侧的主栅极图案与第二辅助图案可以具有位于与第三有源图案等距的偏位线上的侧面。

根据本发明构思的示例实施例，一种半导体装置可以包括：基板；器件隔离层，设置在基板中以限定彼此相邻的第一有源区、第二有源区和第三有源区，第二有源区从第一有源区和第三有源区的最外侧边缘横向突出；以及栅电极，与第二有源区交叉。栅电极可以包括与第二有源区交叉并且彼此面对的第一侧壁和第二侧壁。第二有源区可以设置在第一有源区和第三有源区之间，并且可以包括彼此相对且设置成分别与第一侧壁和第二侧壁相邻的第一端和第二端。此外，第一侧壁和第二侧壁可以具有不同的宽度，第一端和第二端可以具有不同的宽度。

在示例实施例中，第一侧壁和第二侧壁的与器件隔离层叠置的宽度可以为大约30nm或者大于30nm。

在示例实施例中，第二端可以与第一有源区和第三有源区的最外侧边缘横向分隔开，第二端的宽度可以大于第一端的宽度。

在示例实施例中，第二侧壁的宽度可以大于第一侧壁的宽度。

在示例实施例中，器件隔离层的与第一端相邻的侧壁相对于基板的顶表面形成第一角，器件隔离层的与第二端相邻的另一侧壁相对于基板的顶表面 形成第二角。第一角与第二角可以不同。

在示例实施例中，第一角可以小于第二角。

在示例实施例中，栅电极可以在平面图中具有不对称的形状。

根据本发明构思的示例实施例，一种光掩模可以包括透明基板和设置在透明基板上的限定栅电极的挡光图案。挡光图案可以包括分别与栅电极对应的栅极开口或者分别与栅电极对应的栅极挡光图案。栅极开口中的最外侧的栅极开口或栅极挡光图案中的最外侧的栅极挡光图案可以具有与其它栅极开口或其它栅极挡光图案不同的形状。

在示例实施例中，栅极开口中的最外侧的栅极开口或栅极挡光图案中的最外侧的栅极挡光图案可以在平面图中具有不对称的形状。

在示例实施例中，栅极开口中的最外侧的栅极开口可以具有布置成与其它栅极开口相邻的第一侧和沿远离所述其它栅极开口的方向布置的第二侧。第一侧和第二侧可以彼此面对，第二侧可以比第一侧长。

在示例实施例中，栅极挡光图案中的最外侧的栅极挡光图案可以具有布置成与其它栅极挡光图案相邻的第一侧和沿远离所述其它栅极挡光图案的方向布置的第二侧。第一侧和第二侧可以彼此面对，第二侧可以比第一侧长。

根据本发明构思的示例实施例，一种制造半导体装置的方法可以包括：在基板上形成有源区；在有源区上形成导电层；在导电层上形成限定栅电极的光致抗蚀剂图案；通过利用光致抗蚀剂图案作为蚀刻掩模来形成栅电极。光致抗蚀剂图案中的最外侧的光致抗蚀剂图案可以具有与其它光致抗蚀剂图案不同的形状。

在示例实施例中，光致抗蚀剂图案中的最外侧的光致抗蚀剂图案可以包括与有源区中的最外侧的有源区交叉并且彼此面对的第一侧壁和第二侧壁。第一侧壁和第二侧壁可以具有不同的宽度。

在示例实施例中，形成有源区的步骤可以包括：在基板上形成限定有源区的掩模图案；利用掩模图案作为蚀刻掩模蚀刻基板并且同时形成沟槽；形成器件隔离层以填充沟槽。掩模图案中的最外侧的掩模图案可以具有布置成与其它掩模图案相邻的第三侧壁和沿远离所述其它掩模图案的方向布置的第四侧壁。第四侧壁可以比第三侧壁长。

在示例实施例中，栅电极中的最外侧的栅电极可以包括与有源区中的最外侧的有源区交叉并且彼此面对的第五侧壁和第六侧壁。第五侧壁和第六侧 壁的与器件隔离层叠置的宽度可以为大约30nm或大于30nm。

在示例实施例中，第三侧壁可以相对于掩模图案中的最外侧的掩模图案的底表面形成第一角，第四侧壁可以相对于掩模图案中的最外侧的掩模图案的底表面形成第二角。第一角与第二角可以不同。

附图说明

将利用附图讨论示例实施例。附图表示了如这里所描述的非限制性的示例实施例。

图1是示出根据本发明构思的示例实施例的制备半导体器件的布图设计的方法的流程图。

图2至图4是示出根据本发明构思的示例实施例的制备半导体器件的布图设计的方法的平面图。

图5是示出在图4的布图设计上叠置的所得图案的平面形状的平面图。

图6A、图7A、图8A、图9A和图10A是沿图5的线I-I’截取的以示出根据本发明构思的示例实施例的制造半导体器件的工艺的剖视图。

图6B、图7B、图8B、图9B和图10B是沿图5的线II-II’截取的以示出根据本发明构思的示例实施例的制造半导体器件的工艺的剖视图。

图6C、图7C、图8C、图9C和图10C是沿图5的线III-III’截取的以示出根据本发明构思的示例实施例的制造半导体器件的工艺的剖视图。

图11示出了图5的所得第二有源区rACT2和所得第二栅电极rGT2的轮廓。

图12A和图12B是根据本发明构思的示例实施例的用于限定有源区的光掩模的平面图。

图13A和图13B是根据本发明构思的示例实施例的用于限定栅电极的光掩模的平面图。

图14示出了根据本发明构思的一些示例实施例的半导体器件的布图设计。

图15是示出在图14的布图设计上叠置的所得图案的平面形状的平面图。

图16是示出根据本发明构思的示例实施例的包括半导体器件的电子系统的示例的示意性框图。

应该注意到的是，这些附图意图示出在某些示例实施例中使用的方法、 结构和/或材料的一般特性，并意图支持下面提供的书面描述。然而，这些附图不必是按比例的，可以不精确地反映任何给出的实施例的精确结构或性能特性，不应被解释为限制或限定示例实施例所包含的值的范围或性能。例如，为了清楚起见，可以减小或夸大微粒、层、区域和/或结构元件的相对厚度和位置。在各个附图中使用相似或相同的附图标号意图表示存在相似或相同的元件或特征。

具体实施方式

现在将参照附图更充分地描述本发明构思的示例实施例，在附图中示出了示例实施例。然而，本发明构思的示例实施例可以以许多不同的形式来体现，并且不应被解释为限制于这里阐述的实施例；相反，提供这些实施例使得该公开将是彻底的和完整的，这些实施例将示例实施例的构思充分地传达给本领域普通技术人员。在附图中，为清晰起见，夸大了层和区域的厚度。在附图中同样的附图标记表示同样的元件，因此，将省略它们的描述。

将理解的是，当元件被称为“连接”或“结合”到另一元件时，该元件可以直接连接或结合到所述另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一元件时，则不存在中间元件。同样的标号始终表示同样的元件。如这里所使用的，术语“和/或”包括一个或更多个相关列出项的任意组合和所有组合。用来描述元件或层之间的关系的其它词语(例如，“在……之间”与“直接在……之间”、“邻近”与“直接邻近”、“在……上”与“直接在……上”)应以相似的方式来解释。

将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各个元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离示例实施例的教导的情况下，可以将下面讨论的第一元件、组件、区域、层或部分命名为第二元件、组件、区域、层或部分。

为了易于描述，这里可以使用诸如“在……之下”、“在……下面”、“下面的”、“在……上方”、“上面的”等的空间相对术语来描述如附图中示出的一个元件或特征与另一元件或特征的关系。将理解的是，空间相对术语意图包括除了附图中描绘的方位之外的器件在使用或操作中的不同方位。例如， 如果将附图中的器件翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件将随后位于所述其它元件或特征“上方”。因此，示例性术语“在…下方”可包含“在…上方”和“在…下方”两种方位。该器件可被另外定位(旋转90度或在其它方位)并相应地解释这里使用的空间相对描述符。

这里使用的术语仅出于描述具体实施例的目的，并不意图限制示例实施例。除非上下文另外明确指出，否则如这里所使用的单数术语也意图包括复数形式。进一步将理解的是，如果这里使用术语“包括”和/或“包含”，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组的存在或添加。

如通过本发明实体所理解的，根据这里描述的各个实施例的器件和形成器件的方法可以以诸如集成电路的微电子器件来实现，其中，多个根据这里描述的各个实施例的器件集成在同一微电子装置中。因此，这里示出的剖视图可以在微电子器件中沿不需要正交的两个不同的方向重复。因此，使根据这里描述的各个实施例的器件具体化的微电子器件的平面图可以包括基于微电子器件的功能呈阵列和/或呈二维图案的多个器件。

根据这里描述的各个实施例的器件可以根据微电子器件的功能散布在其它器件之中。此外，根据这里描述的各个实施例的微电子器件可以沿可以与所述两个不同的方向正交的第三方向重复，以提供三维集成电路。

因此，这里示出的剖视图对根据这里描述的各个实施例的在平面图中沿两个不同的方向和/或在透视图中沿三个不同的方向延伸的多个器件提供支持。例如，当在器件/结构的剖视图中示出单个有源区时，器件/结构可以包括多个有源区和位于有源区上的晶体管结构(或在适当的情况下的存储单元结构、栅极结构等)，这样的晶体管结构可以通过器件/结构的平面图示出。

除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明构思的示例实施例所属的领域中的普通技术人员所通常理解的意思相同的意思。将进一步理解的是，除非这里明确这样定义，否则术语(例如在通用的词典中定义的术语)应被解释为具有与相关领域的环境中它们的意思相一致的意思，而将不以理想的或过于正式的含义来解释它们的意思。

图1是示出根据本发明构思的示例实施例的制备半导体器件的布图设计的方法的流程图。图2至图4是示出根据本发明构思的示例实施例的制备半导体器件的布图设计的方法的平面图。

参照图1和图2，可以将有源图案ACT1至ACT4设置在布图设计平面1上(框10)。例如，有源图案ACT1至ACT4可以包括外围电路的晶体管。在示例实施例中，有源图案ACT1至ACT4可以包括第一有源图案ACT1、第二有源图案ACT2、第三有源图案ACT3和第四有源图案ACT4。第一有源图案ACT1至第四有源图案ACT4中的每个可以具有沿第一方向X延伸的棒形结构。第一有源图案ACT1至第四有源图案ACT4可以彼此平行。在一些示例实施例中，第二有源图案ACT2和第四有源图案ACT4可以以其长轴在同一直线上的这样的方式来设置。第一有源图案ACT1至第四有源图案ACT4可以设置成彼此分隔开第一距离D1。有源图案中的至少一个(例如，第二有源图案ACT2)可以具有沿第一方向X从其它有源图案(例如，第一有源图案ACT1和第三有源图案ACT3)突出的部分。第二有源图案ACT2可以包括与第四有源图案ACT4相邻的第一端E1和与第一端E1相对的第二端E2。

参照图1和图3，可以将主栅极图案GT1至GT4设置在各个有源图案ACT1至ACT4上，以限定晶体管的栅电极(框20)。主栅极图案GT1至GT4中的每个可以设置在相应的有源图案ACT1至ACT4的中心区域上。在示例实施例中，主栅极图案GT1至GT4可以包括第一主栅极图案GT1、第二主栅极图案GT2、第三主栅极图案GT3和第四主栅极图案GT4。第二主栅极图案GT2可以设置在有源图案ACT1至ACT4中的在第一方向上最外侧的有源图案(例如，第二有源图案ACT2)上，并且可以包括与第一端E1相邻的第一侧S1、与第一侧S1相对的第二侧S2、与第一有源图案ACT1相邻并且位于第一侧S1和第二侧S2之间的第三侧S3以及与第三有源图案ACT3相邻并且位于第一侧S1和第二侧S2之间的第四侧S4。

参照图1和图4，可以将辅助图案P1和P2设置在位于有源图案中的最外侧的有源图案(例如，第二有源图案ACT2)上的第二主栅极图案GT2的侧面上(框30)。辅助图案P1和P2可以分别设置在第三侧S3和第四侧S4的邻近于第二侧S2的部分上。在示例实施例中，辅助图案P1和P2可以包括第一辅助图案P1和第二辅助图案P2。第一辅助图案P1可以具有邻近于第一有源图案ACT1的一个转角的第五侧S5。第二辅助图案P2可以具有邻近于第三有源图案ACT3的一个转角的第六侧S6。第一有源图案ACT1可以与第二主栅极图案GT2分隔开第二距离D2，第三有源图案ACT3同样可以与第二主栅极图案GT2分隔开第二距离D2。第一辅助图案P1的第五侧S5和第 二主栅极图案GT2的第三侧S3均可以位于第一偏位线L1上，第一偏位线L1与第一有源图案ACT1分隔开第二距离D2。同样地，第二辅助图案P2的第六侧S6和第二主栅极图案GT2的第四侧S4均可以位于第二偏位线L2上，第二偏位线L2与第三有源图案ACT3分隔开第二距离D2。第二主栅极图案GT2与辅助图案P1和P2可以构成将被称为“第二栅极布图设计tGT2”的第二栅电极的布图设计。

如上所述，辅助图案P1和P2可以设置成邻近于第二侧S2，这是因为第二有源图案ACT2的第二端E2与其它有源图案(例如，ACT1、ACT3和ACT4)的外边缘相比向外凸出。换言之，在第二有源图案ACT2的第二端E2附近不存在有源图案。由于在第二有源图案ACT2的第二端E2附近不存在有源图案，因此制造半导体器件的工艺会受到在第二端E2附近的区域和其它区域之间的工艺条件的差异的影响。例如，实际形成在晶片上的所得图案的形状可能与布图设计的形状不同。作为示例，第二有源图案ACT2的在第二端E2附近的所得图案与在布图设计中限定的形状相比可以具有增大的宽度。换言之，当利用其中不包括辅助图案P1和P2并且仅包括主栅极图案GT1至GT4的布图设计(例如，在图3中示出的布图设计)来执行制造工艺时，第二栅电极可能形成为不充分地覆盖第二有源图案ACT2，这在器件工作期间可能导致泄漏电流。在示例实施例中，辅助图案可以设置在有源图案中的薄弱点附近，在执行实际制造工艺之后，预期所述薄弱点具有较宽的图案，这可以使得能够减小或能够防止所得栅电极的宽度比预期的宽度窄。此外，这可以使得能够减少或能够抑制出现泄漏电流，从而实现具有改善的可靠性的半导体器件。

上面描述了根据示例实施例的制备半导体器件的布图设计的方法。在下文中，将描述利用该布图设计制造半导体器件的方法。

图5是示出在图4的布图设计上叠置的所得图案的平面图。图6A、图7A、图8A、图9A和图10A是沿图5的线I-I’截取的示出根据本发明构思的示例实施例的制造半导体器件的工艺的剖视图。图6B、图7B、图8B、图9B和图10B是沿图5的线II-II’截取的示出根据本发明构思的示例实施例的制造半导体器件的工艺的剖视图。图6C、图7C、图8C、图9C和图10C是沿图5的线III-III’截取的示出根据本发明构思的示例实施例的制造半导体器件的工艺的剖视图。图12A和图12B是根据本发明构思的示例实施例的用于限定 有源区的光掩模的平面图，图13A和图13B是根据本发明构思的示例实施例的用于限定栅电极的光掩模的平面图。

参照图5和图6A至图6C，缓冲层22和掩模层24可以顺序地形成在基板10的顶表面上。在一些示例实施例中，缓冲层22和掩模层24可以覆盖基板10的全部顶表面。缓冲层22可以是例如氧化硅层。掩模层24可以相对于基板10具有蚀刻选择性。例如，掩模层24可以包括氧化硅层、氮化硅层、氮氧化硅层、多晶硅层、碳氢化合物层等中的至少一种。光致抗蚀剂图案26可以形成在掩模层24上。在图6A至图6C中作为示例示出了用于限定第二有源图案ACT2的形状的光致抗蚀剂图案26。尽管没有示出它们的剖视图，但是可以与光致抗蚀剂图案26同时地形成用于限定其它有源图案ACT1、ACT3和ACT4的其它光致抗蚀剂图案。

参照图12A和图12B，光致抗蚀剂图案26的形成步骤可以包括在掩模层24上涂覆第一光致抗蚀剂层并且对第一光致抗蚀剂层执行曝光和显影工艺。可以利用基于图2的布图设计制备的图12A的第一掩模110a和图12B的第二掩模110b中的一个来执行曝光工艺。例如，如果第一光致抗蚀剂层是负型光致抗蚀剂层，则在显影工艺之后，第一光致抗蚀剂层的被曝光的部分可以保留并且第一光致抗蚀剂层的未被曝光的部分可以被去除。在这种情况下，可以利用图12A的第一光掩模110a来执行曝光工艺。例如，第一光掩模110a可以包括第一透明基板100a和设置在第一透明基板100a上的第一挡光图案101。第一挡光图案101可以形成为包括具有与有源图案ACT1至ACT4的形状分别相似的形状的有源区开口102a至102d。作为另一示例，如果第一光致抗蚀剂层是正型光致抗蚀剂层，则在显影工艺之后，第一光致抗蚀剂层的被曝光的部分可以被去除并且第一光致抗蚀剂层的未被曝光的部分可以保留。在这种情况下，可以利用图12B的第二光掩模110b来执行曝光工艺。例如，第二光掩模110b可以包括第二透明基板100b和设置在第二透明基板100b上的第二挡光图案101a至101d。第二挡光图案101a至101d可以形成为具有与有源图案ACT1至ACT4的形状相似的形状。

返回参照图5和图6A至图6C，由于曝光工艺的光学特性方面的与空间相关的变化(例如，干涉)，光致抗蚀剂图案26可以被形成为具有与空间相关地变化的侧壁角(例如，在宽的间隔区和窄的间隔区之间的侧壁角不同)。例如，光致抗蚀剂图案26可以包括第一侧壁26s1和与第一侧壁26s1相对的 第二侧壁26s2，第一侧壁26s1被定位成与用于限定第四有源图案ACT4的另一光致抗蚀剂图案相邻。例如，第一侧壁26s1和第二侧壁26s2可以相对于光致抗蚀剂图案26的底表面以第一角θ1和第二角θ2倾斜。在示例实施例中，第一侧壁26s1可以是陡峭的或者以大约90度的第一角θ1倾斜，第二侧壁26s2可以以小于第一角θ1的第二角θ2缓和地倾斜。因此，如图6B和图6C中所示，光致抗蚀剂图案26的顶表面可以具有均匀的第一宽度W1，光致抗蚀剂图案26的底表面可以具有根据位置变化的宽度(例如，从第二宽度W2到第三宽度W3的范围)。例如，如图6B中所示，在与相邻的有源图案ACT1、ACT3和ACT4隔得远的位置处，光致抗蚀剂图案26的底表面可以具有第二宽度W2。相反，如图6C中所示，在邻近于相邻的有源图案ACT1、ACT3和ACT4的另一位置处，光致抗蚀剂图案26的底表面可以具有小于第二宽度W2的第三宽度W3。

参照图5和图7A至图7C，可以利用光致抗蚀剂图案26作为蚀刻掩模来蚀刻掩模层24以形成掩模图案24a。在图7A至图7C中作为示例示出了用于限定第二有源图案ACT2的形状的掩模图案24a。尽管没有示出它们的剖视图，但是可以通过蚀刻工艺与掩模图案24a同时地形成用于限定其它有源图案ACT1、ACT3和ACT4的其它掩模图案。在蚀刻工艺中，宽的间隔区和窄的间隔区之间可能在蚀刻环境或蚀刻条件方面存在差异。例如，在宽的间隔区中可能发生蚀刻负载效应。因此，通过蚀刻工艺形成的掩模图案24a可以具有根据位置变化的侧壁倾度。详细地讲，掩模图案24a可以包括第一侧壁24s1和与第一侧壁24s1相对的第二侧壁24s2，第一侧壁24s1与用于限定第四有源图案ACT4的另一掩模图案相邻。例如，掩模图案24a的第一侧壁24s1和第二侧壁24s2可以相对于掩模图案24a的底表面以第三角θ3和第四角θ4倾斜。在示例实施例中，第一侧壁24s1可以是陡峭的或者以大约90度的第三角θ3倾斜，第二侧壁24s2可以以小于第三角θ3的第四角θ4缓和地倾斜。例如，如图7B中所示，在与相邻的有源图案ACT1、ACT3和ACT4隔得远的位置处，掩模图案24a的底表面可以具有第四宽度W4。相反，如图7C中所示，在邻近于相邻的有源图案ACT1、ACT3和ACT4的另一位置处，掩模图案24a的底表面可以具有小于第四宽度W4的第五宽度W5。例如，如图6B和图7B中所示，随着蚀刻工艺时间增加，与相邻的有源图案ACT1、ACT3和ACT4隔得远的位置处的图案的宽度可以增大。

参照图5和图8A至图8C，可以利用掩模图案24a作为蚀刻掩模来蚀刻缓冲层22和基板10以形成缓冲图案22a和沟槽28。可以在形成沟槽28期间或之前去除光致抗蚀剂图案26。作为形成沟槽28的结果，可以形成所得第二有源区rACT2。尽管未示出它们的截面图，但是可以通过蚀刻工艺与所得第二有源区rACT2共同地同时形成其它所得有源区rACT1、rACT3和rACT4。如上面参照图7A至图7C所讨论的，在蚀刻工艺中，宽的间隔区和窄的间隔区之间可能在蚀刻环境或蚀刻条件方面存在差异，并且这样的差异可能导致沟槽28的侧壁角与空间相关地变化。沟槽28可以包括与所得第四有源区rACT4相邻的第一沟槽侧壁28s1和与第一沟槽侧壁28s1相对的第二沟槽侧壁28s2。第一沟槽侧壁28s1和第二沟槽侧壁28s2可以相对于基板10的顶表面以第五角θ5和第六角θ6倾斜。第一沟槽侧壁28s1可以是陡峭的或者以大约90度的第五角θ5倾斜，第二沟槽侧壁28s2可以以小于第五角θ5的第六角θ6缓和地倾斜。如在图8B中所示，在与相邻的所得有源区rACT1、rACT3和rACT4隔得远的位置处，所得第二有源区rACT2可以具有第六宽度W6，如图8C中所示，在邻近于相邻的所得有源区rACT1、rACT3和rACT4的另一位置处，所得第二有源区rACT2可以具有小于第六宽度W6的第七宽度W7。

参照图5和图9A至图9C，器件隔离层12可以形成为填充沟槽28。可以去除掩模图案24a和缓冲图案22a以暴露基板10的表面。栅极绝缘层14可以形成在基板10的被暴露的表面上。尽管未示出，但是器件隔离层12还可以形成在所得有源区rACT1、rACT3和rACT4周围。

参照图5、图10A至图10C、图13A和图13B，导电层和覆盖层16可以顺序地形成在基板10上。第二光致抗蚀剂层可以涂覆在覆盖层16上。可以利用基于图5的栅极布图设计GT1、tGT2、GT3和GT4制备的第三光掩模120a和第四光掩模120b中的一个对第二光致抗蚀剂层执行曝光工艺。

例如，如果第二光致抗蚀剂层是负型光致抗蚀剂层，则可以利用图13A的第三光掩模120a来执行曝光工艺。第三光掩模120a可以包括第三透明基板103a和设置在第三透明基板103a上的第三挡光图案104。第三挡光图案104可以形成为包括具有分别与栅极布图设计GT1、tGT2、GT3和GT4的形状相似的形状的栅极开口105a至105d。栅极开口中的至少一个(例如，第二栅极开口105b)可以设置在最外侧区域处，并且可以具有沿第一方向X从其 它栅极开口(例如，第一栅极开口105a和第三栅极开口105c)突出的部分。此外，第二栅极开口105b的形状可以与其它栅极开口105a、105c和105d的形状不同。第二栅极开口105b可以包括与其它栅极开口105a、105c和105d相邻的第十一侧S11和与第十一侧S11相对的第十二侧S12。第十二侧S12可以比第十一侧S11长。

例如，如果第二光致抗蚀剂层是正型光致抗蚀剂层，则可以利用图13B的第四光掩模120b来执行曝光工艺。第四光掩模120b可以包括第四透明基板103b和设置在第四透明基板103b上的栅极挡光图案104a至104d。栅极挡光图案104a至104d可以包括第一栅极挡光图案104a、第二栅极挡光图案104b、第三栅极挡光图案104c和第四栅极挡光图案104d。栅极挡光图案104a至104d可以形成为具有与栅极布图设计GT1、tGT2、GT3和GT4的形状相似的形状。栅极挡光图案中的至少一个(例如，第二栅极挡光图案104b)可以设置在最外侧区域处，并且可以具有沿第一方向X从其它栅极挡光图案(例如，第一栅极挡光图案104a和第三栅极挡光图案104c)突出的部分。此外，第二栅极挡光图案104b的形状可以与其它栅极挡光图案104a、104c和104d的形状不同。第二栅极挡光图案104b可以包括与其它栅极挡光图案104a、104c和104d相邻的第十三侧S13和与第十三侧S13相对的第十四侧S14。第十四侧S14可以比第十三侧S13长。

其后，可以形成限定栅电极的光致抗蚀剂图案，并且可以利用光致抗蚀剂图案来对覆盖层16、导电层和栅极绝缘层14执行图案化工艺。因此，可以形成所得栅电极rGT1至rGT4。因辅助图案P1和P2，所得第二栅电极rGT2可以形成为具有与其它所得栅电极rGT1、rGT3、和rGT4不同的宽度。例如，如图10B中所示，所得第二栅电极rGT2可以形成为在所得第二有源区rACT2的与相邻的所得有源区rACT1、rACT3和rACT4隔得远并且具有第六宽度W6的部分上具有第八宽度W8。相反，如图10C中所示，所得第二栅电极rGT2可以形成为在所得第二有源区rACT2的邻近于相邻的所得有源区rACT1、rACT3和rACT4并且具有第七宽度W7的另一部分上具有第九宽度W9。在示例实施例中，第八宽度W8可以大于第九宽度W9。换言之，所得第二栅电极rGT2可以具有增大的宽度，并且所得第二栅电极rGT2的宽度的增加可以与所得第二有源区rACT2的宽度的增加成比例。因此，可以与所得第二有源区rACT2交叉或叠置地形成所得第二栅电极rGT2，同时改善工艺可靠性， 这可以减少泄漏电流。

在形成所得栅电极rGT1至rGT4之后，可以在基板10的位于所得栅电极rGT1至rGT4中的每个所得栅电极的两侧处的部分中形成源极/漏极区18，可以形成间隔件20以覆盖所得栅电极rGT1至rGT4的侧表面。

图11示出了图5的所得第二有源区rACT2和所得第二栅电极rGT2的轮廓。

参照图5、图10A至图10C和图11，器件隔离层12可以设置在基板10中以限定所得第二有源区rACT2。当从平面视角观看时，所得第二有源区rACT2在形状上可以像在第一方向X上延伸的棒。所得第二有源区rACT2可以包括彼此面对的所得第一端rE1和所得第二端rE2。此外，其它所得有源区rACT1、rACT3和rACT4可以设置成靠近于所得第一端rE1。所得第二端rE2可以包括从其它所得有源区rACT1、rACT3和rACT4的最外侧边缘向第一方向X突出的部分。所得第一端rE1可以在与第一方向X交叉的第二方向Y上具有第十宽度W10。所得第二端rE2可以在第二方向Y上具有第十一宽度W11。第十一宽度W11可以比第十宽度W10长。器件隔离层12的与所得第一端rE1相邻的侧壁可以相对于基板10的顶表面以第七角θ7倾斜，器件隔离层12的与所得第二端rE2相邻的另一侧壁可以相对于基板10的顶表面以第八角θ8倾斜。第八角θ8与第七角θ7不同。第八角θ8可以大于第七角θ7。

其后，可以将所得第二栅电极rGT2设置成与所得第二有源区rACT2的中央区交叉。所得第二栅电极rGT2可以包括与所得第一端rE1相邻的所得第一侧rS1和与所得第一侧rS1相对的所得第二侧rS2。所得第二侧rS2和所得第一侧rS1可以在第二方向Y上分别具有第八宽度W8和第九宽度W9。第八宽度W8可以大于第九宽度W9。所得第二栅电极rGT2还可以包括所得第三侧rS3和所得第四侧rS4，其中，所得第三侧rS3被布置成与所得第一有源区rACT1相邻并且位于所得第一侧rS1和所得第二侧rS2之间，所得第四侧rS4被布置成与所得第三有源区rACT3相邻并且位于所得第一侧rS1和所得第二侧rS2之间。所得第三侧rS3朝着所得第一有源区rACT1可以是弯曲的，所得第四侧rS4朝着所得第三有源区rACT3可以是弯曲的。所得第一侧rS1和所得第二侧rS2的与器件隔离层12叠置的宽度D3和D4可以为大约30nm或者大于30nm。可选择地，所得第三侧rS3与所得第二有源区rACT2的侧壁之间的距离D3和所得第四侧rS4与所得第二有源区rACT2的侧壁之间的 距离D4可以为大约30nm或者更大。距离D3和D4不会根据位置而变化。因此，所得第二栅电极rGT2可以形成为与所得第二有源区rACT2交叉或叠置，并且具有改善的工艺可靠性，这可以减小泄漏电流。

图14示出了根据本发明构思的一些示例实施例的半导体器件的布图设计。

参照图14，与图4相比，第三有源图案ACT3可以形成为沿着第一方向X的相反方向偏移。第二辅助图案P2可以被设置成覆盖第二主栅极图案GT2的整个第四侧S4。在第一方向X上，第二辅助图案P2的长度可以基本等于第二主栅极图案GT2的第四侧S4的长度。除了这个差异以外，本实施例中的布图设计可以被构造成具有与参照图1至图4描述的先前实施例的特征相同或相似的特征。

图15是示出在图14的布图设计上叠置的所得图案的平面图。

参照图15，在利用图14的布图设计来制造半导体器件的情况下，所得第二栅电极rGT2可以具有不对称的形状。除了该差异以外，在该实施例中的制造工艺和利用制造工艺形成的半导体器件可以被构造成具有与参照图5至图11描述的先前的实施例的特征相同或相似的特征。

在一些示例实施例中，可以将制备布图设计的方法和利用该布图设计制造半导体器件的方法应用于外围电路和单元阵列区。

图16是示出根据本发明构思的示例实施例的包括半导体器件的电子系统的示例的示意性框图。

参照图16，电子系统1100可以应用于PDA(个人数字助手)、便携式计算机、网络平板电脑、无线电话、移动电话、数字音乐播放器、存储卡和/或能够在无线通信环境中传输和/或接收数据的所有装置。

电子系统1100可以包括控制器1110、输入/输出(I/O)装置1120(例如，按键和/或显示装置)、存储器1130、接口1140和总线1150。存储器1130和接口1140可以通过总线1150彼此通信。 

控制器1110可以包括微处理器、数字信号处理器、微控制器和/或与微处理器、数字信号处理器、微控制器相似的其它处理装置。存储器1130可以用于存储由控制器1110执行的命令。输入/输出装置1120可以接收来自电子系统1100的外部的数据和/或信号，和/或将数据和/或信号传输至电子系统1100的外部。例如，输入/输出装置1120可以包括键盘、按键和/或显示器。

存储器1130可以包括根据本发明构思的示例实施例的半导体器件。存储器1130还可以包括不同类型的存储器、能够随机存取的易失性存储装置和各种类型的存储器。

接口1140可以将数据传输至通信网络和/或可以接收来自通信网络的数据。

根据本发明构思的示例实施例，可以以将辅助图案设置在位于有源图案中的薄弱的有源图案上的主栅极图案附近的方式来制备用于半导体器件的布图设计。所述薄弱的有源图案可以是例如有源图案中的最外侧的有源图案，可以是在实际制造工艺期间预期宽度增大的有源图案。辅助图案的存在可以降低或可能防止出现泄漏电流，因此可以改善晶体管的电特性的均匀性。从而，半导体器件可以具有改善的可靠性。

上面公开的主题将被认为是示意性的，而不是限制性的，权利要求意图覆盖落入本发明构思的真实精神和范围内的所有这样的修改、改进和其它实施例。因此，为了得到法律允许的最大程度，将由权利要求和它们的等同物的最广泛可允许的解释来确定范围，所述范围不应受前述具体描述限制或限定。