具有包括屏蔽层的纳米线传感器的集成电路、感测装置、测量方法以及制造方法

摘要

一种集成电路(100)，包括：衬底(110)；在所述衬底之上的绝缘层(120)；以及在所述绝缘层上的第一纳米线元件(140a)和与所述第一纳米线元件相邻的第二纳米线元件(140b)；其中第一纳米线元件布置成暴露于包括感兴趣的分析物的介质，并且其中第二纳米线元件通过在所述第二纳米线元件之上的屏蔽层(150)被从所述介质屏蔽。还公开了包括这样的IC的感测装置、利用这样的IC的感测方法和制造这样的IC的方法。

说明书

技术领域

本发明涉及集成电路(IC)，其包括：衬底；在所述衬底之上的 绝缘层；以及在所述绝缘层上的第一纳米线元件和与所述第一纳米线 元件相邻的第二纳米线元件。

本发明进一步涉及包括这样的IC的半导体器件。

本发明又进一步涉及利用这样的IC测量介质中的感兴趣的分析 物的方法。

本发明又进一步涉及制造这样的IC的方法。

背景技术

半导体技术的持续小型化已使得嵌入在诸如集成电路(IC)等的 半导体器件中的功能能够显著多样化，这在一些情况中已导致在单个 器件上提供近全面的解决方案。例如，半导体器件小型化已导致一个 或多个传感器集成到单个半导体器件内，并且在迥然不同的技术领域 中、例如在汽车应用、医疗应用、工业气体烟道监测等等中可以看到 这样的器件的部署。

在诸如IC等的电子器件上提供感测功能的主要挑战之一是确保 半导体器件能够以经济上可行的方式生产。这例如在将亚微米尺寸的 元件(例如诸如基于纳米线的晶体管等的纳米元件)集成在半导体器 件中时是特别的挑战，因为根本不是利用与整体半导体器件的制造工 艺兼容的处理步骤来直接制造这样的纳米元件。因此，这样的专用元 件的集成会导致半导体器件的制造工艺的复杂度显著增加，由此显著 地增加了这样的器件的成本。

在这方面的特别问题在于，当感测介质是流体(例如液体或气体) 时，传感器布置通常需要参考传感器或电极的存在，以补偿传感器漂 移、即传感器对感兴趣的分析物的随时间而变化的响应，该漂移例如 由传感器表面上的污染物的逐渐堆积而引起。在US 2004/0136866 A1 中公开了这样的布置的示例，其中参考电极被放置成与待分析的流体 接触以便控制溶液的相对于半导体纳米线元件的电势。

然而，包括参考传感器或电极会使传感器布置的设计进一步复杂 化，这因此可能进一步增加电子器件的成本。此外，参考电极的表面 也会易于积垢，在该情况中传感器读数会变得不可靠。

发明内容

本发明旨在提供一种其中避免对于单独的参考电极的需要的根 据开篇段落的IC。

本发明进一步旨在提供一种包括这样的IC的感测装置。

本发明又进一步旨在提供一种利用这样的IC测量感兴趣的分析 物的方法。

本发明又进一步旨在提供一种制造这样的IC的方法。

本发明由独立权利要求限定。从属权利要求限定了有利的实施 例。

根据本发明的一个方面，提供了一种如在本发明中所限定的集成 电路。

本发明基于如下认识：通过提供彼此相邻(相对于待测介质的流 动方向)的两个纳米线并且为两个纳米线中的一个提供屏蔽层(诸如 疏水层或反离子片材等，其防止诸如离子或不带电的分子等的颗粒附 着至第二纳米线并且使得第二纳米线对于介质基本或甚至完全惰性、 即不敏感)，可以通过对源于这些纳米线的信号的差分测量而将这样 的污染物的逐渐堆积对第一纳米线的影响过滤掉。另外，归因于纳米 线位于晶片的相同区域中、即彼此挨着的事实，在亚微米工艺技术中 固有存在的工艺失配的影响可以被最小化，因为这样的失配影响典型 地常见于晶片的不同区域之间。

优选地，第二纳米线元件与第一纳米线元件直接邻近。更优选地， 第二纳米线元件彼此相邻。也可以是沿其长度方向平行。纳米元件越 靠近分析物检测纳米线，由两个纳米线感测到的与介质之间可能有的 差异越小并且随之参考性可以越好。

纳米线中的每一个可以包括例如通过纳米线材料的局部氧化形 成的可以充当栅极氧化物的氧化物表面层，其中介质充当提供作为例 如介质中的感兴趣的分析物的函数的栅极电势的浮置栅极。

可以例如通过将纳米线经由接合焊盘等类似物连接至外部电路 而在片外执行差分测量。作为可选方案，集成电路可以进一步包括用 于处理第一纳米线元件和第二纳米线元件的相应的信号的信号处理 电路，这具有不需要用于执行测量的外部电路的优点。

在实施例中，信号处理电路包括布置成从第一纳米线元件信号减 去第二纳米线元件信号的差分器。这样的差分器、例如反相器或差分 放大器由此提供了其中已经从感测的第一纳米线中扣除了“惰性的” 第二纳米线的信号的输出信号。这为感测纳米线提供了可以从任何随 后的测量上被扣除的基本信号，以便将污染物对感测的第一纳米线的 影响过滤掉。

优选地，IC进一步包括具有第一纳米线元件的第一晶体管(这可 以是场效应晶体管(FET))和具有第二纳米线元件的第二晶体管(这 可以是场效应晶体管(FET))。包括作为晶体管的沟道的纳米线促 进了测量在纳米线的阻抗上的由附着诱发的改变的简单且敏感的方 式。

在实施例中，IC包括晶体管的阵列，其中各晶体管包括在源极电 极与漏极电极之间延伸的纳米线，所述阵列包括第一晶体管和第二晶 体管。这具有可以用阵列的相应晶体管、例如通过对感测晶体管的单 独官能化来同时测量很多不同的感兴趣的分析物的存在的优点。在所 述阵列中的相应晶体管可以共享漏极电极和源极电极中的一个，这进 一步简化了阵列的设计。

衬底可以是绝缘体上硅(SOI)衬底。第一纳米线元件和第二纳 米线元件可以各包括硅纳米线，例如通过使SIO衬底的硅层图案化而 形成的纳米线。

屏蔽层优选地由在诸如COMS技术等的IC的可应用的制造技术 中可容易得到的材料形成。例如，屏蔽层可以是诸如氧化物或氮化物 层等的介电层，或者代替地可以是诸如聚酰亚胺或聚对二甲苯层等的 聚合物层。特别地，屏蔽层可以是合适的光致抗蚀剂或硬掩模材料的 一部分，其可以利用这样的材料的可容易得到的图案化技术而形成在 第二纳米线元件之上。

屏蔽层典型地具有确保第二纳米线元件对介质不敏感的厚度，使 得由第二纳米线元件产生的信号反应例如通过布置成作为背侧栅极 操作的衬底而被施加至元件的偏置。为此，衬底优选地是半导体衬底。

根据本发明的另一方面，提供了一种包括流动通道和根据本发明 的实施例的集成电路的感测装置，其中第一纳米线元件和第二纳米线 元件被布置在所述流动通道中，以使得第一纳米线元件和第二纳米线 元件相对于通过所述流动通道的介质的流动方向彼此相邻。这具有如 之前所说明的可以在不需要单独的参考电极的情况下将传感器漂移 和其他不显著的影响过滤掉的优点。

根据本发明的又一方面，提供了一种如本发明所限定的测量介质 中的感兴趣的分析物的方法。这确保了在不需要单独的参考电极的情 况下的对感兴趣的分析物的精确测量。

在实施例中，同时捕捉来自所述第一纳米线元件的第一纳米线元 件信号和来自所述第二纳米线元件的第二纳米线元件信号的步骤包 括用交流电流来驱动第一纳米线元件和第二纳米线元件；并且从第二 纳米线元件信号与第一纳米线元件信号之间的差异导出分析物测量 值的步骤包括测量第一纳米线元件对所述交流电流的复阻抗响应以 及第二纳米线元件对所述交流电流的复阻抗响应。AC源的使用进一 步增强了元件的敏感性并且通过施加频率扫描而进一步使得能够进 行对特定大小的颗粒的检测，因为元件的阻抗以颗粒的平移或转动本 征频率强烈地变化。

根据本发明的又一方面，提供了一种如在本发明中所限定的制造 集成电路的方法。这样的方法可以例如利用CMOS兼容的处理步骤 来实施，使得IC可以以相对低的成本制造。

在实施例中，第一纳米线元件和第二纳米线元件各从源极区延伸 至漏极区，方法进一步包括在第一纳米线元件和第二纳米线元件中的 每一个之上形成氧化物膜，例如通过纳米线的局部氧化形成。这具有 介质可以在例如元件各形成晶体管的沟道的实施例中被用作元件的 浮置栅极的优点。

在发明中，晶体管可以是场效应晶体管(FET)。

附图说明

参照附图通过非限制性示例的方式更加详细地描述发明的实施 例，其中：

图1示意性地描绘了根据本发明的实施例的IC的一个方面；

图2示意性地描绘了根据本发明的实施例的IC的另一方面；

图3描绘了根据本发明的实施例的IC的四个不同纳米线传感器 的电流特征；

图4描绘了当由AC源驱动时根据本发明的实施例的IC上的纳米 线传感器的复阻抗；

图5a至图5e示意性地描绘了制造本发明的IC的方法的实施例； 和

图6示意性地描绘了根据本发明的实施例的IC的另一方面。

具体实施方式

应该理解的是，附图是仅示意性的并且未按比例绘制。还应该理 解的是，贯通附图使用相同的附图标记来指示相同或相似的部件。在 描述中，参照FET描述了实施例。这些也可以用任何其他晶体管来代 替。然而，FET容易集成。

图1示意性地描绘了包括硅衬底110、被图案化的掩埋氧化物层 120和多个硅纳米线的IC 100，其中两个纳米线140a和140b被示出， 但应该理解的是IC 100可以包括数量大很多的这样的纳米线，其优选 地在阵列中彼此相邻地布置。第一纳米线140a在源极区142a与漏极 区144之间延伸，而第二纳米线140b在源极区142b与漏极区144之 间延伸。第一纳米线140a和第二纳米线140b因此共享用于向纳米线 提供公共驱动电流的漏极区，其中单独的源极区142a和142b允许测 量通过单独的纳米线的电流。应该理解的是，该布置仅作为非限制性 示例；对于共享源极区并具有单独的漏极区或者具有单独的源极区和 漏极区的感测线而言同样是可行的，但后者归因于必须设置对于这些 单个区的较大数量的接触部的事实而使IC 100的可制造性复杂化。

在本发明的上下文中，纳米线是具有亚微米尺寸的截面并具有可 以是从几百纳米至数微米范围的长度的导电的或半导体的结构。纳米 线可以是实心或中空结构，并且可以具有圆形或非圆形的、例如正方 形或矩形的截面。通过非限制性示例的方式，本申请中的术语“纳米 线”意指包括单或多壁的纳米管、纳米纤维等等。如将在后面更加详 细地描述的，在优选的实施例中，纳米线是硅纳米线，其优选地具有 氧化的外表面。

衬底110可以可选地包括背侧栅极102，例如在与其上形成有掩 埋氧化物层120的表面相对的表面上的金属化层。

在操作中，背侧栅极102被用于向包括了第一纳米线140a和第 二纳米线140b的场效应晶体管提供偏置电压或偏置电压扫描 (sweep)，使得纳米线变成导电性的状态，例如通过施加超过纳米 线的阈值电压的偏置电压或偏置电压扫描，使得电流将作为跨越由源 极区142a和142b、第一和第二纳米线140a和140b以及公共漏极区 144形成的FET所施加的驱动电流的函数开始穿过纳米线行进。另外， 因为第一纳米线140a暴露于待测介质、例如诸如液体样本或气流等 的流体，所以第一纳米线140a的阻抗是第一纳米线140a与介质的相 互作用的函数。这显示在图3中，其中示出了如箭头所指示的四个不 同纳米线的电流特征。电流分布的不同倾斜度是通过与介质的不同的 相互作用、例如不同的捕捉事件(capture event)特征引起的。

当返回图1时，在涂敷有氧化物膜的第一纳米线140a的情况中， 氧化物膜充当栅极氧化物，其中介质充当具有取决于介质的组成(例 如离子含量)的浮置栅极电势的栅极。第一纳米线140a可以进一步 包括用于与感兴趣的具体分析物相互作用的功能性层(未示出)，在 该情况中，功能性层可以被看作浮置栅极，因为其电势将是功能性层 与感兴趣的分析物的相互作用的量的函数。当然以上原理本身是例如 从诸如ISFET和ENFET等的化学FET所已知的，并因此仅为了简洁 的原因而不进一步详细地说明。

相比之下，第二纳米线140b通过具有确保第二纳米线140b的阻 抗独立于介质、即对介质不敏感的厚度的电绝缘屏蔽层部150而被从 介质屏蔽。在实施例中，电绝缘屏蔽层部150具有至少1微米的厚度。 在另一实施例中，电绝缘屏蔽层部150具有至少5微米的厚度。在又 一实施例中，电绝缘屏蔽层部150具有至少10微米的厚度。如本领 域技术人员所理解的，电绝缘屏蔽层部150的所需厚度将取决于为电 绝缘屏蔽层部150所选的材料。合适的材料包括电绝缘疏水性材料和 电绝缘反离子材料，例如反离子片材。

优选地，在制造IC 100的工艺技术(例如CMOS工艺)中可容 易得到的或者至少与该工艺技术兼容的材料被用于屏蔽层部150。例 如，屏蔽层部150可以由选择性地沉积或图案化的氧化物或氮化物形 成，例如SiO₂、Al₂O₃、Si₃N₄等等。作为可选方案，屏蔽层部150可 以由选择性地沉积或图案化的抗蚀剂材料形成，或者由诸如聚对二甲 苯或聚酰亚胺等的疏水性聚合物形成。其他合适的材料对于本领域技 术人员而言是显而易见的。

这样的电绝缘屏蔽层部150的另外的优点之一是，例如归因于暴 露于介质的电绝缘屏蔽层部150的表面上的污染物的逐渐堆积而导致 的在该材料上的任何污垢也可能不被第二纳米线140b感测到，使得 该纳米线对这样的污染物进一步不敏感。

结果，由第二纳米线140b产生的信号仅对反偏置(back bias)敏 感，使得反偏置对第一纳米线140a的信号行为的影响可以通过从第 一纳米线140a的信号中减去第二纳米线140b的信号而被从第一纳米 线140的响应信号中过滤掉。

图2描绘了用于该目的的示例电路布置。在该布置中，第一纳米 线140a和第二纳米线140b在流动通道160中彼此相邻地放置。在操 作中，介质沿着由实心黑色箭头指示的方向流动通过流动通道160。 从该流动方向可以观察到，第一纳米线140a和第二纳米线140b被放 置成使得它们被暴露于本质上相同的流动特征。这具有使纳米线之间 的不同状况(例如温度差异、诸如应力或弯折等的流动相关的伪迹 (artefact))的风险最小化的优点。此外，通过彼此直接邻近地提供 第一纳米线140a和第二纳米线140b，可以在很大程度上将在单个晶 片的不同区之间固有存在的工艺失配伪迹(process mismatch artefact) 排除。因此确保了第一纳米线104a与第二纳米线104b的固有阻抗行 为尽可能地几乎相同，使得第一纳米线140a与第二纳米线140b的阻 抗特性上的任何差异被介质诱发。

为此，第一源极区142a和第二源极区142b可以经由相应的导体 202和204被连接至差分电路200。差分电路或差分器200被布置成 在其输出206上产生来自第一纳米线140a的信号与来自第二纳米线 140b的信号之间的差异，例如通过从来自第一纳米线140a的信号减 去来自第二纳米线140b的信号而产生。这样的电路本身是已知的并 且可以选择这样的差分器200等的任何合适的实施，例如差分放大器 或反相器。典型地，将执行两个差分测量，一个在分析物捕捉事件之 前并且一个在之后，使得这两个测量之间的差异、例如在第一纳米线 140a的阻抗上测量出的差异可以被解释为以第一纳米线140a上沉积 的材料的类型和/或量为特征。

在实施例中，差分电路200位于IC 100的外部，在该情况中，导 体202和204可以被连接至IC 100的相应的接合焊盘，各接合焊盘提 供了与源极区142a和142b中的一个的导电性连接。在作为可选方案 的实施例中，差分电路200形成IC 100的一部分，在该情况中，导体 202和204例如可以位于IC的金属化堆叠中。很多其他合适的布置对 本领域技术人员而言是直接显而易见的。

前述差分测量也可以用于建立第一纳米线140a的暴露表面的污 染物的水平，或者至少用于校准第一纳米线140a。为此，可以执行第 一校准差分测量，在这期间具有已知组成的流体(例如校准流体)在 包括了第一纳米线140a和第二纳米线140b的纳米线的阵列上流过。 差分信号可以与如在校准的工艺中公共的已知组成联系起来。如果在 已知组成中存在感兴趣的分析物，则差分信号D1可以指示出已堆积 在第一纳米线140a的暴露表面上的污染物的水平。

流过纳米线阵列的样本的随后的差分测量D2可以以任何合适的 方式与校准差分测量D1相关，例如通过在情况D1中从D2中减去 D1指示出在第一纳米线140a的暴露表面上的污染物的水平。为此， 信号处理器(未示出)可以被耦合至差分电路200的输出206，该信 号处理器适于执行前述相关性。信号处理器典型地适于至少存储D1 的最新值，为此，信号处理器可以包括或具有访问数据存储器的入口。 信号D1可以以数字的形式存储，在该情况中，信号处理器可以经由 模拟-数字转换器(未示出)被耦合至输出206。信号处理器典型地包 括用于提供相关性结果的输出，使得IC 100或包括了IC 100的感测 装置的用户可以解释该相关性结果。信号处理器可以在IC 100的外部 或者可以形成IC 100的一部分。

经由导体212施加至包括了第一纳米线140a和第二纳米线140b 的纳米线阵列的共享漏极144的驱动电流可以具有任何合适的形式， 例如直流电流或交流电流。在交流电流的应用的情况中，纳米线的阻 抗将具有复数形式，即包括实部和虚部。这进一步增加了诸如第一纳 米线140a等的感测纳米线的可选择性，并且归因于当交流电流匹配 颗粒的平移或转动模式的共振或本征频率时阻抗展现出较大变化的 事实而进一步促进了特定大小的材料或颗粒的可检测性。用交流电流 驱动的纳米线的分解的复阻抗特性的示例示出在图4中，其包括实分 量410和虚分量420。

制造这样的IC 100的示例方法被示意性地描绘在图5中。在步骤 (a)中，提供承载着电绝缘层120和半导体材料层130的衬底110。 优选地，该布置被提供为绝缘体上硅衬底，其中层110和130是由掩 埋氧化物层120分开的硅层，但应该理解的是，如步骤(a)中所示 出的层堆叠可以利用任何合适的材料以任何合适的方式提供。该方法 中也可以在任何合适的点处存在或形成金属接触部102(未示出)以 向衬底110提供背侧栅极接触部，使得衬底110可以被用作背侧栅极。

在接下来的步骤(b)中，在硅层130上形成限定了杂质将被注 入至其中的区域的被图案化的掩模510，此后将这样的杂质注入到硅 层130内，如将杂质520(例如N^-型杂质)注入到其中待形成纳米线 140的区域中，并且将杂质530(例如N++型杂质)注入到源极区和 漏极区142和144中。由于这样的掩模的形成和这样的注入步骤对于 本领域技术人员而言是常规实践，所以仅为了简洁起见将不以任何进 一步的细节对它们进行说明。

随后，将掩模510从硅层130上去除，随后将硅层图案化以形成 纳米线140和源极区与漏极区142和144，如步骤(c)所示。需要注 意的是，步骤(c)中示出的IC 100的截面是由图1中的虚线指示出 的截面，该截面与步骤(a)和步骤(b)中示出的截面相比被转动90°， 使得所形成的源极区和漏极区142和144在步骤(c)的截面中未被 示出。对硅层130的图案化可以以任何合适的方式实现。特别优选的 是使用电子束光刻来形成纳米线140，可以与干法蚀刻组合地使用以 形成源极区142和漏极区144。

步骤(d)是可选步骤，然而对于确保纳米线140被暴露至其的 介质充当浮置栅极而言它是优选的，浮置栅极在由纳米线140限定的 场效应晶体管的沟道区上。在步骤(d)中，纳米线140被设置有氧 化物层540。在硅纳米线140的情况中，这优选地通过硅的部分氧化 来获得，例如通过使硅纳米线140暴露在处于升高的温度、例如300° C或更高温度的氧化物丰富的环境中一段时间来获得。当纳米线140 与介质发生接触时，该氧化物层540由此充当栅极氧化物。

接下来，将选择的纳米线140覆盖在屏蔽层部150中以屏蔽它们 以免暴露于待测介质，如之前所说明的。可以以任何合适的方式形成 一个或多个屏蔽层部，例如通过在所有纳米线140之上沉积屏蔽层并 且从待用作感测纳米线的那些纳米线140上将屏蔽层材料选择性去除 而形成，或者作为可选方案通过仅在准备与待测介质屏蔽的那些纳米 线140之上选择性地沉积屏蔽层而形成。归因于纳米线140之间的间 距是比单个纳米线140的截面或厚度大得很多的因素，这样的选择性 的沉积可以利用对于本领域技术人员而言可常规得到的技术来获得。

图6示意性地描绘了包括源极接触部642、漏极接触部644、与 源极接触部642导电性接触的金属652(为了简洁起见省略了接触漏 极接触部的金属)和纳米线140的单个FET的俯视图。这清楚地显示 出有充足的空间用于纳米线140之上的屏蔽层150的选择性沉积。

IC 100上的纳米线140的阵列中可以存在任何合适数量的被屏蔽 的纳米线140b。例如，各感测纳米线140a可以具有其自己的被屏蔽 的纳米线140b，使得阵列包括[ab]_n图案，其中a和b分别代表感测 纳米线140a和被屏蔽的纳米线140b，并且其中n是正整数。在n＝1 的情况中，阵列包括仅两个纳米线140，即第一纳米线140a和第二纳 米线140b，但应该理解的是，n可以采用大得多的值，例如n＝50、 n＝500等等。在作为可选方案的实施例中，被屏蔽的纳米线140b由 在被屏蔽的纳米线140b的两侧上的两个感测纳米线140a共享，使得 阵列展现出图案[aba]_n，这具有在阵列中较高百分比的纳米线140是 感测纳米线的优点。被屏蔽的纳米线140b可以由任何数量的感测纳 米线140a共享，使得阵列可以展现出任何合适的重复性图案或者根 本没有图案，但出于上面已经说明的原因，优选的是感测纳米线140a 位于紧密接近其被屏蔽的纳米线140b的位置。

IC 100可以被集成在任何合适的感测装置中。这样的感测装置典 型地包括可以具有任何合适的尺寸的如图2中所示的流动通道160。 IC 100典型地被以如下方式放置：使得第一感测纳米线140a和被屏 蔽的纳米线140b被暴露在如图2中所示的流动通道中，即通过确保 两个纳米线都本质上暴露于相同的流动特征以便使流动引起的在纳 米线行为上的差异的风险最小化。这样的感测装置例如可以是待在医 疗应用中使用的基于微流体的感测装置或基于化验的感测装置、待在 工业或汽车应用中使用的排放气体感测装置等等。对于这样的感测装 置的很多其他合适的应用领域对于本领域技术人员而言将是显而易 见的。

应该注意的是，上述实施例图示了而不是限制了本发明，并且本 领域技术人员将能够在不脱离所附权利要求的范围的情况下设计出 很多作为可选方案的实施例。在权利要求中，置于圆括号之间的任何 附图标记都不应该被解释为限制权利要求。词语“包括”不排除除了 权利要求中列出的那些以外的元件或步骤的存在。元件前面的词语 “一”或“一个”不排除多个这样的元件的存在。本发明可以借助于 包括了数个完全不同的元件的硬件来实施。在列举了数个部件的器件 权利要求中，数个这些部件可以用硬件的一个或相同项目来体现。在 相互不同的从属权利要求中记载了特定的措施这个事实并不表明不 能利用这些措施的组合。