零电流的上电复位电路

摘要

本发明实施例公开了一种上电复位电路。该上电复位电路包括RC电路、施密特触发器、反相器和第一PMOS管；当电源电压通电时，电源电压通过RC电路对电容充电；当电容的电压达到第一阈值时，施密特触发器翻转，输出第一电平，由此对电路所在系统复位；上电复位电路包括放电电路，用于检测电源电压的短促下降，并且在检测到该短促下降时输出第一信号到施密特触发器的输入端，该第一信号允许施密特触发器再次翻转而输出第二电平，从而经反相放大器关断第一PMOS管；当电源电压再次斜线上升时，施密特触发器翻转，输出第一电平，由此对电路所在系统复位。本发明实施例的上电复位电路能够有效克服电源小故障带来的系统状态紊乱的问题。

说明书

技术领域

本发明涉及上电复位电路，尤其涉及一种零功率的上电复位电路。

背景技术

上电复位电路（Power-on-RST ciRCuit，简称POR）是用于保证在半 导体器件开始供电的初始阶段给系统提供一种全局复位信号，确保整个器 件从一个确定的状态启动的电路。

图1是一种常规的上电复位电路的示意图。如图1所示，当电源最初 施加到电路时，电源电压VDD从零电压斜线上升，由此通过电阻R对电容 C充电。电容C充电时，节点Va的电压跟随VDD电压。当Va增加到一定 阈值时，施密特触发器10反转，～RST信号为高电平，该高电平的～RST 信号为这个系统提供全局复位信号，确保整个系统从一个确定的状态启动。 同时，高电平的～RST信号通过反相放大器12使PMOS管14接通，从而将 电容C短接到VDD上。在电源电压稳定的情况下，整个复位电路无静态电 流消耗，不产生功率消耗。

然而，电源电压有可能不稳定，会出现小故障或者短促下降，持续时 间可能为数百微秒，也可能多达毫秒量级。通常，上电复位电路中的RC 比较大，Va下降幅度很小，不足以下降达到使施密特触发器10再次翻转 的第二阈值。因此，在电源小故障的情况下，～RST很可能仍然保持在高 电平。在某些类型的电子设备中，例如便携设备中，可能会经常开关设备， 因此，VDD会短促下降。然而采用图1所示的上电复位电路，在电源小故 障或者电源电压短促下降的情况下无法将电子设备正常复位，各部件的功 能可能出现混乱的情况。

发明内容

本发明的目的在于提供一种能够克服上述缺点的电路。

本发明实施例提供一种上电复位电路。该上电复位电路包括RC电路； 施密特触发器，施密特触发器具有第一阈值和第二阈值；反相器；以及， 第一PMOS管；当电源电压通电时，电源电压通过RC电路对电容充电；当 电容的电压达到第一阈值时，施密特触发器翻转，输出第一电平，由此对 电路所在系统复位；所述上电复位电路包括放电电路，用于检测电源电压 的短促下降，并且在检测到该短促下降时输出第一信号到施密特触发器的 输入端，该第一信号允许施密特触发器再次翻转而输出第二电平，从而经 反相放大器关断第一PMOS管；当电源电压再次斜线上升时，施密特触发器 翻转，输出第一电平，由此对电路所在系统复位。

优选地，放电电路包括检测电路，用于检测电源电压的短促下降；并 且在检测到所述短促下降时，将第二PMOS管导通，使其输出所述第一信号。

优选地，放电电路包括漏极和源极分别相连接的第三PMOS管和第一 NMOS管以及控制电路，控制电路控制第三PMOS管的栅极和第一NMOS管的 栅极，使得电源电压出现短促下降时接通所述第三PMOS管和第一NMOS管， 从而将第二PMOS管漏极的第一信号传递到施密特触发器的输入端。

优选地，控制电路包括保持电路，用于在电源电压短促下降时保持电 压稳定；第四PMOS，其栅极接到电源电压，漏极接收保持电路的输出电压， 源极；反相器，反相器的输入端接在第四PMOS的源极；第五PMOS管，其 栅极和源极共同连接到电源电压，漏极接到反相器的输出端。

优选地，保持电路是RC电路。

本发明实施例的上电复位电路能够有效克服电源小故障带来的系统状 态紊乱的问题。

附图说明

图1是一种常规的上电复位电路的示意图；

图2是根据本发明一个实施例的上电复位电路；

图3是放电电路的示意图；

图4是PMOS管和NMOS管的栅极控制电路的示意图；

图5是图3电路的各信号波形示意图；

图6是图4电路的各信号波形示意图。

具体实施方式

下面结合附图和具体实施例对本发明进行详细、清楚、完整的说明。 显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。 基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提 下所获得的所有其它实施例，都属于本发明保护的范围。

图2是根据本发明一个实施例的上电复位电路。如图2所示，上电复 位电路包括一个常规的上电复位电路；上电复位电路还包括一个放电电路 210。

常规的上电复位电路包括RC电路202，施密特触发器204，反相器206， PMOS管208。RC电路202由电阻R和电容C组成。施密特触发器204分别 具有两个反转阈值，第一阈值和第二阈值。当电源电压VDD通电时，VDD 开始通过RC电路202对电容C充电；随着VDD的增加，电容C两端的电压 逐步增加。当节点a的电压Va达到第一阈值时，施密特触发器204翻转， 输出高电平，由此对电路所在系统的各电路/部件/模块复位。高电平的～ RST信号通过反相放大器206使PMOS管208接通，从而将电容C短接到VDD 上。在电源电压稳定的情况下，整个复位电路无静态电流消耗，不产生功 率消耗。上电复位时间和RC值有关。如果电阻的阻值为100kΩ，C的容值 为10pF,则可在1μs左右完成复位。

如果VDD出现数百微秒或甚至数毫秒的电源小故障（glitch））或者 短促下降，由于RC通常很大，因此Va下降幅度不大，不足以达到使施密 特触发器204再次翻转的第二阈值。～RST仍然保持在高电平。

放电电路210用于检测VDD电压的短促下降，并且在检测到该短促下 降时输出低电平到节点a，从而使Va短时跟随VDD做短促下降。当Va的 短促下降达到可以促使施密特触发器204再次翻转的第二阈值时，施密特 触发器204的输出信号～RST变低电平，该低电平经反相放大器206关断 PMOS管208。

当VDD再次从短促下降后的低电压斜线上升时，如前文所述，施密特 触发器204的输出信号～RST将再次置高电平，系统的各模块将再次复位。

图3是放电电路210的示意图。如图3所示，放电电路包括VDD检测 电路302。该VDD检测电路302可以由电容304和电阻306构成。在一个 例子中，电阻306可以由CMOS管构成，其具有较高阻值，例如10MΩ。在 一个例子中，电容304是真的电容，可以选择大容量的电容，例如电容的 容量为数个pF。当VDD稳定时，电容304两端的电压等于VDD，节点b的 电压Vb为零。当VDD电压有短促下降时，由于电容304和电阻306的较大 RC常数，使得节点b的电压Vb基本跟随VDD的变化。

放电电路还包括PMOS管308。该PMOS管308可以选择阻抗低的管子， 例如W/L大的MOS管。当VDD电压的短促下降，例如电压下降值达到V_th， _pMOS并且节点b的电压Vb下降也大致为Vth时，由于PMOS管308的源极电 压基本维持不变，PMOS管308的栅电压和PMOS管308的源极电压之差Vgs 大于PMOS管308的阈值电压，PMOS管308导通，其源极通过地放电，从 而拉低PMOS管源极电压。

放电电路还可以包括一对MOS管，PMOS管310和NMOS管312，各自的 漏（或源）极连接在一起，并且和PMOS管308的源极相连；各自的漏（或 源）极连接在一起，用于提供节点a的电压信号。

PMOS管310和NMOS管312通常关断，以免影响上电复位电路在正常 情况下的工作。如果控制PMOS管310的栅极PG和NMOS管312的栅极，使 得VDD电压出现短促下降时接通PMOS管和NMOS管，从而将NMOS管漏极的 低电平传递到a节点。图5是图3电路的各信号波形示意图。

根据需要，可以选择电阻306和电容304的数值或者调整PMOS308的 W/L值，以调整放电电路对VDD电压短促下降的反应速度。

另外，放电电路可以设置延迟电路，以便仅在电源电压短促下降的持 续时间足够长的情况下，才实现对系统的再次复位。

图4是PMOS管310和NMOS管312的栅极控制电路的示意图。如图4 所示，该控制电路包括保持电路402，用于在VDD电压短促下降时产生稳 定的电压。在一个例子中，它由电阻404和电容406组成。电阻404可以 由CMOS管构成。电容406的容量可大于例如20pF。节点c的电压在VDD 电压短促下降时稳定在一定水平。

控制电路包括PMOS408，其栅极接到VDD，源极接到c节点，漏极在 NG节点通过电阻410接地。电阻410可以由单个NMOS管构成，也可以由 串联的NMOS管构成。当VDD短促下降，PMOS管408被接通，使得Vc被传 递到NG节点。

控制电路包括反相器414，反相器的输入端接在NG点并且通过电容412 接地，输出端为PG节点。电容412起滤波的作用。

控制电路包括PMOS管416，其栅极和源极共同连接到VDD，漏极接到 PG节点。

当VDD电压短促下降时，保持电路402将Vc保持在较高电平，而NMOS 管408被接通，使得高电平传递到Ng节点。NMOS管416在VDD短促下降 时也被关断，因此反相器的输出端PG被维持在低电平。由此，PMOS管310 和NMOS管312被导通。

当VDD回复稳定电压时，PMOS管408被关断，电容412通过电阻410 放电，使得NG变低。与此同时，NMOS管416被接通，PG被拉高。各信号 波形参见图6。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而 已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做 的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。