高精度逐次逼近型模数转换器及其基于DNL的性能提升方法

摘要

本发明提供一种高精度逐次逼近型模数转换器，包括冗余权重电容阵列、比较器、编码重建电路、权重存储电路和控制逻辑电路；冗余权重电容阵列在采样阶段采集输入电压，产生输出电压，以及在转换阶段根据比较器输出结果控制冗余权重电容阵列的相应权重电容实现电压加减运算，比较器比较冗余权重电容阵列的输出电压，编码重建电路根据比较器输出结果和权重存储电路中的电容权重，计算逐次逼近型模数转换器的输出码，权重存储电路存储电容权重，控制逻辑电路控制冗余权重电容阵列的采样和转换阶段。本发明还提供一种基于DNL的适于模数转换器的性能提升方法。本发明采用带有冗余权重的电容阵列，实现了电容失配误差的数字校正，提升了转换速度和线性度。

说明书

技术领域

本发明属于数模转换器技术领域，具体涉及一种高精度逐次逼近 型模数转换器及其基于DNL的性能提升方法。

背景技术

逐次逼近型A/D转换器通常包含比较器、电容阵列、逐次逼近 寄存器和控制逻辑电路，这些电路模块中多数为数字电路；因此，随 着工艺尺寸的缩小，逐次逼近型A/D转换器开始展现其先天的结构 优势，其中的数字电路随工艺尺寸的缩小，不但速度越来越快、功耗 越来越低，而且面积也越来越小，这与现代电子产品低功耗、小型化 的需求一致。当然，其中的模拟电路也同样面临工艺尺寸缩小带来的 增益下降和功耗增加的问题，但综合来看，利大于弊。因此，逐次逼 近型结构成为了近年来国际研究的热点。

逐次逼近型A/D转换器目前的研究主要集中在中低精度，高精 度方面的研究比较少，原因是由于工艺偏差的存在，电容阵列失配误 差导致高精度逐次型A/D转换器的线性度下降、信噪比降低，因此， 电容阵列失配误差成为制约高精度逐次逼近型A/D转换器性能的一 个关键限制因素。本发明的发明人研究发现，将传统的用于逐次逼近 型A/D转换器的电容阵列失配误差测量和校正方法，应用于高精度 逐次逼近型A/D转换器时，会存在以下问题：

1、结构问题：

在传统结构的逐次逼近型A/D转换器中，如果采用数字校正方 法，记录每个电容的实际权重，即使能够正确测量每个电容的实际权 重，但是，在高位权重大于剩余所有位权重之和加1LSB(Least  Significant Bit，最低有效位)时，会出现失码现象。例如，一个4bit 的A/D转换器，实际权重为(9，3，2，1)，则输入输出对应关系 为：

输入 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 输出 0 1 2 3 4 5 6 6 6 9 10 11 12 13 14 15

可见，输出码中7和8丢失了。因此，传统结构的逐次逼近型 A/D转换器不能采用数字方法校正电容失配误差。

2、失配误差测量问题：

传统的电容失配误差测量，通常都需要引入辅助的小电容阵列， 同时，还需要相应的控制开关和控制逻辑电路，不但增加电路的设计 复杂度，而且引入的小电容阵列同样也存在电容失配误差，导致电容 失配误差的测量精度下降，用于高精度逐次逼近型A/D转换器时， 很难满足测量精度要求。

3、电容失配误差校正问题：

传统的电容失配误差校正方法通常采用补偿电容阵列对电容失 配误差进行补偿，当某个电容参与了电荷的加减运算时，相应的补偿 电容阵列对其失配误差引起的电荷变化进行补偿，由于补偿的精度必 须达到1LSB以内，因此，当逐次逼近型A/D转换器精度增加时，补 偿电容阵列必须采用复杂的结构来实现高的补偿精度，所以，补偿电 容阵列很难实现。

发明内容

针对现有技术存在的技术问题，本发明提供一种高精度逐次逼近 型模数转换器，有效降低了电路设计的复杂度，且不需要辅助电容阵 列、辅助开关和控制逻辑，就能精确测量电容失配误差并进行电容失 配误差校正，从而达到提升A/D转换器的信噪比、线性度以及转换 速度的目的。

为了实现上述目的，本发明采用如下技术方案：

一种高精度逐次逼近型模数转换器，其特征在于，包括冗余权重 电容阵列、比较器、编码重建电路、权重存储电路和控制逻辑电路； 其中，

所述冗余权重电容阵列接收外部输入电压Vin+和Vin-，在所述 控制逻辑电路的控制下，产生输出电压Vout+和Vout-，并送入所述 比较器进行比较，根据比较器的比较结果，在所述控制逻辑电路的控 制下，依次控制每位电容参与电压加减运算，重新产生输出电压 Vout+和Vout-，送入比较器进行比较，如此循环，直到最后一位电容 完成电压加减运算，冗余权重电容阵列结合权重存储电路，实现电容 失配误差数字校正，避免模数转换器失码；

所述比较器比较所述冗余权重电容阵列的输出电压Vout+和 Vout-，若Vout+大于Vout-，比较器输出为1，否则，比较器输出为 0；

所述编码重建电路根据比较器输出结果和所述权重存储电路中 根据DNL提取的实际电容权重，计算逐次逼近型模数转换器的输出 码；

所述权重存储电路存储根据DNL提取的实际电容权重；

所述控制逻辑电路控制所述冗余权重电容阵列在采样阶段采集 输入电压，以及在转换阶段根据比较器输出结果控制冗余权重电容阵 列的相应权重电容实现电压加减运算。

本发明提供的高精度逐次逼近型模数转换器，采用带有冗余权重 的电容阵列，实现了电容失配误差的数字校正，且冗余权重的使用， 能够容忍电容阵列不完全建立引入的误差，提升了模数转换器的转换 速度；本发明的电容失配误差测量，不需要辅助的电容阵列、辅助开 关和控制逻辑，就能够实现电容失配误差的测量，降低了电路设计的 复杂度，节省了版图面积和功耗，同时本发明使用数字方法测量和校 正电容失配，误差测量和校正精度不受工艺条件限制，提高了测量和 校正精度，且通过测量和校正电容失配误差，提升了模数转换器的信 噪比和线性度。

进一步，所述冗余权重电容阵列包括n位有效电容(对应n个有 效权重)和至少r位冗余电容(对应r个冗余权重)，每1位有效电 容和冗余电容包含的电容个数均为2的整数倍；其中，第n位有效电 容为C_n，第n-1位有效电容为C_n-1，…，第1位有效电容为C₁，C_n为 最高权重有效电容且权重为W_n，C₁为最低权重有效电容且权重为W₁； 第r位冗余电容为C'_r，第r-1位冗余电容为C'_r-1，…，第1位冗余电 容为C'₁，C'_r为最高权重冗余电容且权重为W'_r，C'₁为最低权重冗余电 容且权重为W'₁，所述冗余权重电容阵列可包含C'_r，…，C'₁中一位或 多位冗余电容进行模数转换，且每一个冗余权重的冗余电容至少有一 位。

进一步，所述冗余电容位于与其权重相同的有效电容之后。

进一步，工艺和电路结构决定的电容失配误差最大值为N_{mismatch_max}个LSB，则所述冗余权重电容阵列需要的最小冗余权重个数为 N_{r_min}＝1+log₂(N_{mismatch_max})。

进一步，所述冗余权重电容阵列和比较器同时采用差分结构连接 或同时采用单端结构连接。

本发明还提供一种基于DNL的性能提升方法，该方法适于前述 的高精度逐次逼近型模数转换器，该方法包括以下步骤：

冗余权重电容阵列接收外部输入电压Vin+和Vin-进行采样，采 样后产生输出电压Vout+和Vout-，并送入比较器进行比较；

比较器比较输出电压Vout+和Vout-，得到比较输出结果；

根据比较输出结果，控制逻辑电路控制冗余权重电容阵列的相应 权重电容进行电压加减运算，并重新产生输出电压Vout+和Vout-， 送入比较器进行比较，如此循环，直到最低权重位电容完成电压加减 运算，冗余权重电容阵列结合权重存储电路，实现电容失配误差数字 校正，避免模数转换器失码；

编码重建电路存储每次比较输出结果，并读取权重存储电路中根 据DNL提取的实际电容权重，计算出逐次逼近型模数转换器的输出 码。

本发明提供的基于DNL的适于前述高精度逐次逼近型模数转换 器的性能提升方法，采用带有冗余权重的电容阵列，实现了电容失配 误差的数字校正，且冗余权重的使用，能够容忍电容阵列不完全建立 引入的误差，提升了模数转换器的转换速度；本发明的电容失配误差 测量，不需要辅助的电容阵列、辅助开关和控制逻辑，就能够实现电 容失配误差的测量，降低了电路设计的复杂度，节省了版图面积和功 耗，同时本发明使用数字方法测量和校正电容失配，误差测量和校正 精度不受工艺条件限制，提高了测量和校正精度，且通过测量和校正 电容失配误差，提升了模数转换器的信噪比和线性度。

进一步，所述冗余权重电容阵列采样后，输出电压Vout+等于β Vin+，输出电压Vout-等于βVin-，比较器比较输出电压Vout+和Vout- 的第1次输出，得到比较输出结果D_n；根据比较输出结果D_n，控制 逻辑电路控制有效电容C_n进行电压加减运算，得到Vout+和Vout-的 第2次输出；比较器比较输出电压Vout+和Vout-的第2次输出，得 到比较输出结果D_n-1，如此循环，直到最低权重位电容完成电压加减 运算。

进一步，若所述比较输出结果D_n为1，则第n位有效电容运算后 的输出电压为：${[\left(V_{\mathrm{out}+}\right)-\left(V_{\mathrm{out}-}\right)]}_n={[\left(V_{\mathrm{out}+}\right)-\left(V_{\mathrm{out}-}\right)]}_0-\beta \times \mathrm{Vref}\times \frac{W_n}{\underset{k=i+1}{\overset{n}{\Sigma }}{W}_k};$若所 述比较输出结果D_n为0，则第n位有效电容运算后的输出电压为： ${[\left(V_{\mathrm{out}+}\right)-\left(V_{\mathrm{out}-}\right)]}_n={[\left(V_{\mathrm{out}+}\right)-\left(V_{\mathrm{out}-}\right)]}_0-\beta \times \mathrm{Vref}\times \frac{W_n}{\underset{k=i+1}{\overset{n}{\Sigma }}{W}_k};$C_n，C_n-1，…，C_r，C'_r， C_r-1，C'_r-1，…，C₁，C'₁按顺序依次进行电压加减运算；其中β为采样 电容之和与所有电容之和的比值

进一步，所述编码重建电路采用如下公式计算逐次逼近型模数转 换器的输出码：

D_out＝W_nD_n+W_n-1D_n-1+…+W_rD_r+W'_rD'_r+…+W₁D₁+W'₁D'₁

其中，W_n，W_n-1，…，W_r，W'_r，…，W₁，W'₁为权重存储电路中 存储的电容权重，D_n，D_n-1，…，D_r，D'_r，…，D₁，D'₁为比较器的 比较输出结果。

进一步，所述权重存储电路中存储的根据DNL提取的实际电容 权重的提取包括如下步骤：

设置权重存储电路中的电容权重初始值为理想权重；

关闭所有冗余电容，然后进行A/D转换，得到编码重建电路的 第一输出序列码；

根据第一输出序列码，计算模数转换器的第一DNL序列；

根据第一DNL序列，提取有效电容的实际权重；

关闭所有冗余电容对应的有效电容，然后进行A/D转换，得到 编码重建电路的第二输出序列码；

根据第二输出序列码，计算模数转换器的第二DNL序列；

根据第二DNL序列，提取冗余电容的实际权重。

进一步，所述设置权重存储电路中的电容权重初始值为理想权重 具体包括：

有效位权重设置，第j位有效位权重W_j＝2^j-1，其中j＝1,2,...,n；

冗余位权重设置，第k位冗余位权重W'_k＝W_k＝2^k-1，其中k＝1,2,...,r。

进一步，所述根据第一DNL序列，提取有效电容的实际权重具 体包括如下步骤：

根据第一DNL序列，还原得到模数转换器的输入输出关系： 其中，A_in(x)为数字码x对应的模拟输入 电压增量；

提取第n位有效电容的权重 $W_n=\frac{1}{2^{n-1}-2\times N_e\left(n\right)}[\underset{j=2^{n-1}+N_e\left(n\right)}{\overset{2^n-N_e\left(n\right)}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e\left(n\right)}{\overset{2^{n-1}-N_e\left(n\right)}{\Sigma }}{A}_{\mathrm{in}}\left(\text{j}\right)],$其中，N_e(n)为工艺失配 决定的舍弃点个数；假设工艺偏差决定的最大失配为e％，则第n位 电容权重计算中，N_e(n)为2ⁿ与e％之积取整：N_e(n)＝int(2ⁿ·e％)；

提取第n-1位有效电容的权重W_n-1：

$W_{{(n-1)}_1}=\frac{1}{2^{n-2}-2\times N_e(n-1)}[\underset{j=2^{n-2}+N_e(n-1)}{\overset{2^{n-1}-N_e(n-1)}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e(n-1)}{\overset{2^{n-2}-N_e(n-1)}{\Sigma }}{A}_{\mathrm{in}}\left(\text{j}\right)]$

$W_{{(n-1)}_2}=\frac{1}{2^{n-2}-2\times N_e(n-1)}[\underset{j=2^{n-2}+N_e(n-1)+2^{n-1}}{\overset{2^{n-1}-N_e(n-1)+2^{n-1}}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e(n-1)+2^{n-1}}{\overset{2^{n-2}-N_e(n-1)+2^{n-1}}{\Sigma }}{A}_{\mathrm{in}}\left(\text{j}\right)]$

$W_{(n-1)}=\frac{1}{2}[W_{{(n-1)}_1}+W_{(n-1)2}]$

其中，N_e(n-1)＝int(2^n-1·e％)；

提取第m位有效电容的权重W_m：

$W_{m_1}=\frac{1}{2^{m-1}-2\times N_e\left(m\right)}[\underset{j=2^{m-1}+N_e\left(m\right)}{\overset{2^m-N_e\left(m\right)}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e\left(m\right)}{\overset{2^{m-1}-N_e\left(m\right)}{\Sigma }}{A}_{\mathrm{in}}\left(\text{j}\right)]$

$W_{m_2}=\frac{1}{2^{m-1}-2\times N_e\left(m\right)}[\underset{j=2^{m-1}+N_e\left(m\right)+2^m}{\overset{2^m-N_e\left(m\right)+2^m}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e\left(m\right)+2^m}{\overset{2^{m-1}-N_e\left(m\right)+2^m}{\Sigma }}{A}_{\mathrm{in}}\left(\text{j}\right)]$

…

$W_{m_{\left(2^{n-m}\right)}}=\frac{1}{2^{m-1}-2\times N_e\left(m\right)}[\underset{j=2^{m-1}+N_e\left(m\right)+(2^{n-m}-1)\times 2^m}{\overset{2^m-N_e\left(m\right)+(2^{n-m}-1)\times 2^m}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e\left(m\right)+(2^{n-m}-1)\times 2^m}{\overset{2^{m-1}-N_e\left(m\right)+(2^{n-m}-1)\times 2^m}{\Sigma }}{A}_{\mathrm{in}}\left(\text{j}\right)]$

$W_m=\frac{1}{2^{n-m}}\underset{j=1}{\overset{2^{n-m}}{\Sigma }}{W}_{m_j};$

如此循环，提取第m位电容后剩余的所有电容权重；

若由于工艺偏差确定第m位电容以后的电容权重不影响电容阵 列的单调性，则权重小于W_m的电容失配误差可以忽略，则其权重为 理想权重。

进一步，所述根据第二DNL序列，提取冗余电容的实际权重具 体包括如下步骤：

根据第二DNL序列，还原得到模数转换器的输入输出关系： 其中，A'_in(x)为数字码x对应的模拟输 入电压增量；

提取第r’位冗余电容的权重W_r'：

$W_{{r^{\prime }}_1}=\frac{1}{2^{r^{\prime }-1}-2\times N_e\left(r^{\prime }\right)}[\underset{j=2^{r^{\prime }-1}+N_e\left(r^{\prime }\right)}{\overset{2^{r^{\prime }}-N_e\left(r^{\prime }\right)}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e\left(r^{\prime }\right)}{\overset{2^{r^{\prime }-1}-N_e\left(r^{\prime }\right)}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)]$

$W_{{r^{\prime }}_2}=\frac{1}{2^{r^{\prime }-1}-2\times N_e\left(r^{\prime }\right)}[\underset{j=2^{r^{\prime }-1}+N_e\left(r^{\prime }\right)+2^{r^{\prime }}}{\overset{2^{r^{\prime }}-N_e\left(r^{\prime }\right)+2^{r^{\prime }}}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e\left(r^{\prime }\right)+2^{r^{\prime }}}{\overset{2^{r^{\prime }-1}-N_e\left(r^{\prime }\right)+2^{r^{\prime }}}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)]$

…

$W_{{r^{\prime }}_{\left(2^{n-r^{\prime }}\right)}}=\frac{1}{2^{r^{\prime }-1}-2\times N_e\left(r^{\prime }\right)}[\underset{j=2^{r^{\prime }-1}+N_e\left(r^{\prime }\right)+(2^{{n-r}^{\prime }}-1)\times 2^{r^{\prime }}}{\overset{2^{r^{\prime }}-N_e\left(r^{\prime }\right)+(2^{{n-r}^{\prime }}-1)\times 2^{r^{\prime }}}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e\left(r^{\prime }\right)+(2^{{n-r}^{\prime }}-1)\times 2^{r^{\prime }}}{\overset{2^{r^{\prime }-1}-N_e\left(r^{\prime }\right)+(2^{{n-r}^{\prime }}-1)\times 2^{r^{\prime }}}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)]$

$W_{r^{\prime }}=\frac{1}{2^{{n-r}^{\prime }}}\underset{j=1}{\overset{2^{{n-r}^{\prime }}}{\Sigma }}{W}_{{r^{\prime }}_j};$

如此循环，提取第r’位电容后剩余的所有电容权重；

若由于工艺偏差确定第m位电容以后的电容权重不影响电容阵 列的单调性，则权重小于W_m'的电容失配误差可以忽略，则其权重为 理想权重。

进一步，所述方法进一步包括以下步骤：

将提取的实际权重写入所述权重存储电路；

打开所有的有效电容和冗余电容，使它们都参与A/D转换；

进行A/D转换，利用实际权重得到正确输出码。

附图说明

图1是本发明提供的高精度逐次逼近型模数转换器的结构框图。

图2是图1中冗余权重电容阵列的结构示意图。

图3是本发明提供的基于DNL的逐次逼近型模数转换器的电容 实际权重提取流程示意图。

图4是本发明提供的基于DNL的逐次逼近型模数转换器的性能 提升流程示意图。

图中，11、冗余权重电容阵列；12、比较器；13、编码重建电路； 14、权重存储电路；15、控制逻辑电路。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于 明白了解，下面结合具体图示，进一步阐述本发明。

请参考图1所示，本发明提供一种高精度逐次逼近型模数转换器， 包括冗余权重电容阵列11、比较器12、编码重建电路13、权重存储 电路14和控制逻辑电路15；其中，

所述冗余权重电容阵列11接收外部输入电压Vin+和Vin-，在所 述控制逻辑电路15的控制下，产生输出电压Vout+和Vout-，并送入 所述比较器12进行比较，根据比较器12的比较结果，在所述控制逻 辑电路15的控制下，依次控制每位电容参与电压加减运算，重新产 生输出电压Vout+和Vout-，送入比较器12进行比较，如此循环，直 到最后一位电容完成电压加减运算，冗余权重电容阵列结合权重存储 电路，实现电容失配误差数字校正，避免模数转换器失码；

所述比较器12比较所述冗余权重电容阵列11的输出电压Vout+ 和Vout-，若Vout+大于Vout-，比较器输出为1，否则，比较器输出 为0；

所述编码重建电路13根据比较器12输出结果和所述权重存储电 路14中根据DNL提取的实际电容权重，计算逐次逼近型模数转换器 的输出码；

所述权重存储电路14存储根据DNL提取的实际电容权重；

所述控制逻辑电路15控制所述冗余权重电容阵列11在采样阶段 采集输入电压，以及在转换阶段根据比较器12输出结果控制冗余权 重电容阵列的相应权重电容实现电压加减运算。

本发明提供的高精度逐次逼近型模数转换器，采用带有冗余权重 的电容阵列，实现了电容失配误差的数字校正，且冗余权重的使用， 能够容忍电容阵列不完全建立引入的误差，提升了模数转换器的转换 速度；本发明的电容失配误差测量，不需要辅助的电容阵列、辅助开 关和控制逻辑，就能够实现电容失配误差的测量，降低了电路设计的 复杂度，节省了版图面积和功耗，同时本发明使用数字方法测量和校 正电容失配，误差测量和校正精度不受工艺条件限制，提高了测量和 校正精度，且通过测量和校正电容失配误差，提升了模数转换器的信 噪比和线性度。

本发明提供的高精度逐次逼近型模数转换器的工作原理具体为： 外部输入电压Vin+和Vin-送往所述冗余权重电容阵列，冗余权重电 容阵列对输入电压Vin+和Vin-进行采样，产生输出电压Vout+和 Vout-，并将其送往比较器进行比较，根据比较器输出结果依次控制 冗余权重电容阵列，重新产生输出电压Vout+和Vout-，送往比较器 进行比较，如此循环，直到最低权重位电容完成电压加减运算，冗余 权重电容阵列结合权重存储电路，实现电容失配误差数字校正，避免 模数转换器失码；同时，比较器每次输出结果都会送往编码重建电路， 编码重建电路根据比较器输出结果和从权重存储电路读取的根据 DNL提取的实际电容权重信息，重建编码，最终得到模数转换器的 输出。

作为具体实施例，请参考图2所示，所述冗余权重电容阵列包括 n位有效电容(对应n个有效权重)和至少r位冗余电容(对应r个 冗余权重)，每1位有效电容和冗余电容包含的电容个数均为2的整 数倍；其中，第n位有效电容为C_n，第n-1位有效电容为C_n-1，…， 第1位有效电容为C₁，C_n为最高权重有效电容且权重为W_n，C₁为最 低权重有效电容且权重为W₁；第r位冗余电容为C'_r，第r-1位冗余电 容为C'_r-1，…，第1位冗余电容为C'₁，C'_r为最高权重冗余电容且权重 为W'_r，C'₁为最低权重冗余电容且权重为W'₁，所述冗余权重电容阵 列可包含C'_r，…，C'₁中一位或多位冗余电容进行模数转换，即所述 冗余权重电容阵列可选取所述至少r位冗余电容中的p位冗余电容进 行模数转换，当所述冗余权重电容阵列包含C'_r，…，C'₁中的所有电 容时，p大于等于r，否则p小于r；且每一个冗余权重的冗余电容至 少有一位，如图2所示的冗余权重电容阵列结构中，每一个冗余权重 的冗余电容均为一位；但是，每一个冗余权重的冗余电容并不仅仅局 限为一位，也可以根据设计需要，在一个冗余权重中设置两位或两位 以上的冗余电容，即在一个冗余权重中设置两位或两位以上权重相同 的冗余电容，例如可在权重为W'_r的冗余权重中设置两位权重相同的 第一C'_r冗余电容和第二C'_r冗余电容；当权重为W'_r的冗余权重中设置 有两位权重相同的第一C'_r冗余电容和第二C'_r冗余电容时，所述冗余 权重电容阵列中包括的冗余电容为r+1位。

作为具体实施例，所述冗余权重电容阵列中的至少r位冗余电容 C'_r，…，C'₁，可在控制逻辑电路的控制下，不参与模数转换过程， 即不参加电压加减运算。与r位冗余电容对应的有效电容C_r，…，C₁也可以在控制逻辑电路的控制下，不参与模数转换的过程，但有效电 容和冗余电容不能同时不参与模数转换过程，即在每个权重上，有效 电容和冗余电容中至少有一种需要参与模数转换过程。当某些冗余权 重中设置有两位或两位以上权重相同的冗余电容时，在进行电容权重 提取的过程中，可以先选取某一个冗余权重中的一位冗余电容参与模 数转换，待完成一个电容权重提取的周期后，再在设置有两位或两位 以上权重相同的冗余电容中选取一位剩余冗余电容进行电容权重提 取，直至完成所有电容权重的提取。同时，在本发明提供的所述冗余 权重电容阵列中，所述冗余电容位于与其权重相同的有效电容之后， 由此可以保证转换过程中按电容权重由大到小的顺序进行，实现权重 误差的数字校正。

作为具体实施例，所述权重存储电路14用于存储根据DNL提取 的实际电容权重，第n位有效电容C_n的权重为W_n，第n-1位有效电容 C_n-1的权重为W_n-1，…，第1位有效电容C₁的权重为W₁；第r位冗余电 容C'_r的权重为W'_r，第r-1位冗余电容C'_r-1的权重为W'_r-1，…，第1位 冗余电容C'₁的权重为W'₁。

作为具体实施例，本发明提供的所述冗余权重电容阵列中，需要 的最小冗余权重个数，由工艺决定的电容失配的最大值决定。若工艺 和电路结构决定的电容失配误差最大值为N_{mismatch_max}个LSB，则所述 冗余权重电容阵列需要的最小冗余权重个数为 N_{r_min}＝1+log₂(N_{mismatch_max})。

作为具体实施例，所述冗余权重电容阵列和比较器同时采用差分 结构连接或同时采用单端结构连接，由此可以实现冗余权重电容阵列 和比较器的结构统一。具体地，所述冗余权重电容阵列和比较器同时 采用差分结构连接或同时采用单端结构连接具体是指：若采用差分结 构，则用差分形式相连，其电容阵列差分输出，比较器差分输入；若 采用单端结构，则用单端形式相连，其电容阵列单端输出，比较器单 端输入。

作为具体实施例，本发明中所述控制逻辑电路、权重存储电路和 编码重建电路的具体电路结构可以采用现有的电路结构实现。

本发明还提供一种基于DNL的性能提升方法，该方法适于前述 的高精度逐次逼近型模数转换器，该方法包括以下步骤：

冗余权重电容阵列接收外部输入电压Vin+和Vin-进行采样，采 样后产生输出电压Vout+和Vout-，并送入比较器进行比较；

比较器比较输出电压Vout+和Vout-，得到比较输出结果；

根据比较输出结果，控制逻辑电路控制冗余权重电容阵列的相应 权重电容进行电压加减运算，并重新产生输出电压Vout+和Vout-， 送入比较器进行比较，如此循环，直到最低权重位电容完成电压加减 运算，冗余权重电容阵列结合权重存储电路，实现电容失配误差数字 校正，避免模数转换器失码；

编码重建电路存储每次比较输出结果，并读取权重存储电路中根 据DNL提取的实际电容权重，计算出逐次逼近型模数转换器的输出 码。

本发明提供的基于DNL的适于前述高精度逐次逼近型模数转换 器的性能提升方法，采用带有冗余权重的电容阵列，实现了电容失配 误差的数字校正，且冗余权重的使用，能够容忍电容阵列不完全建立 引入的误差，提升了模数转换器的转换速度；本发明的电容失配误差 测量，不需要辅助的电容阵列、辅助开关和控制逻辑，就能够实现电 容失配误差的测量，降低了电路设计的复杂度，节省了版图面积和功 耗，同时本发明使用数字方法测量和校正电容失配，误差测量和校正 精度不受工艺条件限制，提高了测量和校正精度，且通过测量和校正 电容失配误差，提升了模数转换器的信噪比和线性度。

作为具体实施例，在采样阶段，所述冗余权重电容阵列中的有效 电容采集输入电压，有效电容C_n，C_n-1，…，C₁可以部分或全部参与 采样，若部分参与采样，则从第i位电容C_i至最低位电容C₁都不参与 采样，其中，i大于等于1；所述冗余权重电容阵列采样后，输出电 压Vout+等于βVin+，输出电压Vout-等于βVin-，在所有电容参与电 压加减运算之前，比较器输入电压为：[(V_out+)-(V_out-)]₀＝[(V_in+)-(V_in-)]。 在转换阶段，控制逻辑电路根据比较器输出结果控制冗余权重电容阵 列的相应权重电容实现电压加减运算，首先，比较器比较输出电压 Vout+和Vout-的第1次输出，得到比较输出结果D_n；根据比较输出 结果D_n，控制逻辑电路控制有效电容C_n进行电压加减运算，得到 Vout+和Vout-的第2次输出，即得到第n位有效电容运算后的输出电 压[(V_out+)-(V_out-)]_n；比较器比较输出电压Vout+和Vout-的第2次输出， 得到比较输出结果D_n-1，如此循环，直到最低权重位电容完成电压加 减运算。

作为优选实施例，若所述比较输出结果D_n为1，说明输出电压 Vout+大于输出电压Vout-，则控制逻辑电路需要控制冗余权重电容阵 列中的第n个权重对应的电容C_n，在前一次输出电压中减去C_n对应权 重的电压，则第n位有效电容C_n本次运算后的输出电压为： ${[\left(V_{\mathrm{out}+}\right)-\left(V_{\mathrm{out}-}\right)]}_n={[\left(V_{\mathrm{out}+}\right)-\left(V_{\mathrm{out}-}\right)]}_0-\beta \times \mathrm{Vref}\times \frac{W_n}{\underset{k=i+1}{\overset{n}{\Sigma }}{W}_k};$若所述比较输出结果 D_n为0，说明输出电压Vout+小于输出电压Vout-，则控制逻辑电路 需要控制冗余权重电容阵列中的第n个权重对应的电容C_n，在前一次 输出电压中加上C_n对应权重的电压，则第n位有效电容C_n本次运算后 的输出电压为：${[\left(V_{\mathrm{out}+}\right)-\left(V_{\mathrm{out}-}\right)]}_n={[\left(V_{\mathrm{out}+}\right)-\left(V_{\mathrm{out}-}\right)]}_0-\beta \times \mathrm{Vref}\times \frac{W_n}{\underset{k=i+1}{\overset{n}{\Sigma }}{W}_k};$其中， β为采样电容之和与所有电容之和的比值

依照上述方法，C_n，C_n-1，…，C_r，C'_r，C_r-1，C'_r-1，…，C₁，C'₁按顺序依次进行电压加减运算。具体地，若所述比较输出结果D_j为1， 说明输出电压Vout+大于输出电压Vout-，则控制逻辑电路需要控制冗 余权重电容阵列中的第j个权重对应的电容C_j，在前一次输出电压中 减去C_j对应权重的电压，例如，当前一次运算电容为第j+1个权重对 应的电容C_j+1，则C_j本次运算后的输出电压为： ${[(\mathrm{Vout}+)-(\mathrm{Vout}-)]}_j={[(\mathrm{Vout}+)-(\mathrm{Vout}-)]}_{j+1}-\beta \times \mathrm{Vref}\times \frac{W_j}{\underset{k=i+1}{\overset{n}{\Sigma }}{W}_k},$其中 j＝1,2,...,n-1；若所述比较输出结果D_j为0，说明输出电压Vout+小于 输出电压Vout-，则控制逻辑电路需要控制冗余权重电容阵列中的第 j个权重对应的电容C_j，在前一次输出电压中加上C_j对应权重的电压， 例如，当前一次运算电容为第j+1个权重对应的电容C_j+1，则C_j本次 运算后的输出电压为： ${[(\mathrm{Vout}+)-(\mathrm{Vout}-)]}_j={[(\mathrm{Vout}+)-(\mathrm{Vout}-)]}_{j+1}-\beta \times \mathrm{Vref}\times \frac{W_j}{\underset{k=i+1}{\overset{n}{\Sigma }}{W}_k},$其中 j＝1,2,...,n-1；如此循环，直到最低权重位电容完成电压的加减运算。

作为具本实施例，所述编码重建电路利用比较器输出结果和权重 存储电路中的电容权重，采用如下步骤计算逐次逼近型模数转换器的 输出码：

读取比较器输出结果D_n，D_n-1，…，D_r，D'_r，D_r-1，D'_r-1，…，D₁， D'₁；

读取权重存储电路中的电容权重W_n，W_n-1，…，W_r，W'_r，W_r-1， W'_r-1，…，W₁，W'₁；

计算输出码，即将所有比较器输出结果按权重相加： D_out＝W_nD_n+W_n-1D_n-1+…+W_rD_r+W'_rD'_r+…+W₁D₁+W'₁D'₁。

由于工艺加工过程中电容失配的存在，电容的实际权重并不等于 其理想权重，导致模数转换器性能下降，因此需要提取电容实际权重， 并利用实际权重来提升模数转换的信噪比和线性度。因此，作为具体 实施例，请参考图3所示，所述权重存储电路中存储的根据DNL提 取的实际电容权重的提取包括如下步骤：

S1、设置权重存储电路中的电容权重初始值为理想权重，具体包 括如下设置：

有效位权重设置，第j位有效位权重W_j＝2^j-1，其中j＝1,2,...,n；

冗余位权重设置，第k位冗余位权重W'_k＝W_k＝2^k-1，其中k＝1,2,...,r；

S2、关闭所有冗余电容，使它们不参加模数转换，模数转换器根 据设置的理想权重值进行模数(即A/D)转换，得到编码重建电路的 第一输出序列码；

S3、根据第一输出序列码，计算模数转换器的第一DNL(差分 非线性误差)序列，其第一DNL序列的具体计算方法可以使用行业 通用的计算方法，例如码密度法，在此不再赘述；

S4、根据第一DNL序列，提取电容实际权重，得到有效电容的 实际权重；其具体包括如下步骤：

S41、根据第一DNL序列，还原得到模数转换器的输入输出关系：

假设模数转换器输出数字码1对应的DNL为DNL(1)，输出 数字码2对应的DNL为DNL(2)，…，输出数字码x对应的DNL 为DNL(x)，则可根据DNL得到第x个数字码跳变对应的模拟台 阶高度：A(x)＝DNL(x)+1，即第一个输出码跳变(由0到1)需 要模拟输入增加A(1)＝DNL(1)+1LSB，第二个输出数码跳变(由 1到2)需要模拟输入增加A(2)＝DNL(2)+1LSB，…，第x个输 出数码跳变(由x-1到x)需要模拟输入增加A(x)＝DNL(x)+1LSB，…， 第2ⁿ-1个输出数码跳变(由2ⁿ-2到2ⁿ-1)需要模拟输入增加A(2ⁿ-1) ＝DNL(2ⁿ-1)+1LSB。由此，可以进一步得到模数转换器的输入输 出关系：

$A_{\mathrm{in}}\left(x\right)=\underset{j=1}{\overset{x}{\Sigma }}A\left(j\right)=x+\underset{j=1}{\overset{x}{\Sigma }}\mathrm{DNL}\left(j\right),$

其中，A_in(x)为数字码x对应的模数输入电压增量。

S42、提取第n位有效电容C_n的权重W_n：

电容C_n为最高有效位电容，权重为：

$W_n=\frac{1}{2^{n-1}-2\times N_e\left(n\right)}[\underset{j=2^{n-1}+N_e\left(n\right)}{\overset{2^n-N_e\left(n\right)}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e\left(n\right)}{\overset{2^{n-1}-N_e\left(n\right)}{\Sigma }}{A}_{\mathrm{in}}\left(\text{j}\right)]$

其中，N_e(n)为工艺失配决定的舍弃点个数；假设工艺偏差决定 的最大失配为e％，则第n位电容权重计算中，N_e(n)为2ⁿ与e％之积 取整：N_e(n)＝int(2ⁿ·e％)。

S43、提取第n-1位有效电容C_n-1的权重W_n-1：

电容C_n-1为次高有效位电容，电容权重W_(n-1)计算如下：

$W_{(n-1)}=\frac{1}{2^{n-2}-2\times N_e(n-1)}[\underset{j=2^{n-2}+N_e(n-1)}{\overset{2^{n-1}-N_e(n-1)}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e(n-1)}{\overset{2^{n-2}-N_e(n-1)}{\Sigma }}{A}_{\mathrm{in}}\left(\text{j}\right)]$

$W_{{(n-1)}_2}=\frac{1}{2^{n-2}-2\times N_e(n-1)}[\underset{j=2^{n-2}+N_e(n-1)+2^{n-1}}{\overset{2^{n-1}-N_e(n-1)+2^{n-1}}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e(n-1)+2^{n-1}}{\overset{2^{n-2}-N_e(n-1)+2^{n-1}}{\Sigma }}{A}_{\mathrm{in}}\left(\text{j}\right)]$

$W_{(n-1)}=\frac{1}{2}[W_{{(n-1)}_1}+W_{(n-1)2}]$

其中，N_e(n-1)＝int(2^n-1·e％)。

S44、提取第m位有效电容的权重W_m：

$W_{m_1}=\frac{1}{2^{m-1}-2\times N_e\left(m\right)}[\underset{j=2^{m-1}+N_e\left(m\right)}{\overset{2^m-N_e\left(m\right)}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e\left(m\right)}{\overset{2^{m-1}-N_e\left(m\right)}{\Sigma }}{A}_{\mathrm{in}}\left(\text{j}\right)]$

$W_{m_2}=\frac{1}{2^{m-1}-2\times N_e\left(m\right)}[\underset{j=2^{m-1}+N_e\left(m\right)+2^m}{\overset{2^m-N_e\left(m\right)+2^m}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e\left(m\right)+2^m}{\overset{2^{m-1}-N_e\left(m\right)+2^m}{\Sigma }}{A}_{\mathrm{in}}\left(\text{j}\right)]$

…

$W_{m_{\left(2^{n-m}\right)}}=\frac{1}{2^{m-1}-2\times N_e\left(m\right)}[\underset{j=2^{m-1}+N_e\left(m\right)+(2^{n-m}-1)\times 2^m}{\overset{2^m-N_e\left(m\right)+(2^{n-m}-1)\times 2^m}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e\left(m\right)+(2^{n-m}-1)\times 2^m}{\overset{2^{m-1}-N_e\left(m\right)+(2^{n-m}-1)\times 2^m}{\Sigma }}{A}_{\mathrm{in}}\left(\text{j}\right)]$

$W_m=\frac{1}{2^{n-m}}\underset{j=1}{\overset{2^{n-m}}{\Sigma }}{W}_{m_j};$

S45、如此循环，提取第m位电容后剩余的所有电容权重；

若由于工艺偏差确定第m位电容以后的电容权重不影响电容阵 列的单调性，则权重小于W_m的电容失配误差可以忽略，则其权重为 理想权重。

S5、关闭所有冗余电容对应的有效电容，使它们不参加A/D转 换，然后进行A/D转换，得到编码重建电路的第二输出序列码；

S6、根据第二输出序列码，再次计算模数转换器的第二DNL序 列；

S7、根据第二DNL序列，提取电容实际权重，得到冗余电容的 实际权重，其方法与提取有效电容权重的方法相同；其具体包括如下 步骤：

S71、根据第二DNL序列，还原得到模数转换器的输入输出关系：

假设模数转换器输出数字码1对应的DNL为DNL’(1)，输出 数字码2对应的DNL为DNL’(2)，…，输出数字码x对应的DNL 为DNL’(x)，则可根据DNL得到第x个数字码跳变对应的模拟台 阶高度：A’(x)＝DNL’(x)+1，即第一个输出码跳变(由0到1) 需要模拟输入增加A’(1)＝DNL’(1)+1LSB，第二个输出数码跳变 (由1到2)需要模拟输入增加A’(2)＝DNL’(2)+1LSB，…，第 x个输出数码跳变(由x-1到x)需要模拟输入增加A’(x)＝DNL’ (x)+1LSB，…，第2ⁿ-1个输出数码跳变(由2ⁿ-2到2ⁿ-1)需要模 拟输入增加A’(2ⁿ-1)＝DNL’(2ⁿ-1)+1LSB。由此，可以进一 步得到模数转换器的输入输出关系：

${A_{\mathrm{in}}}^{\prime }\left(x\right)=\underset{j=1}{\overset{x}{\Sigma }}{A}^{\prime }\left(j\right)=x+\underset{j=1}{\overset{x}{\Sigma }}{\mathrm{DNL}}^{\prime }\left(j\right)$

其中，A'_in(x)为数字码x对应的模数输入电压增量。

S72、提取第r’位冗余电容的权重W_r'：

$W_{{r^{\prime }}_1}=\frac{1}{2^{r^{\prime }-1}-2\times N_e\left(r^{\prime }\right)}[\underset{j=2^{r^{\prime }-1}+N_e\left(r^{\prime }\right)}{\overset{2^{r^{\prime }}-N_e\left(r^{\prime }\right)}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e\left(r^{\prime }\right)}{\overset{2^{r^{\prime }-1}-N_e\left(r^{\prime }\right)}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)]$

$W_{{r^{\prime }}_2}=\frac{1}{2^{r^{\prime }-1}-2\times N_e\left(r^{\prime }\right)}[\underset{j=2^{r^{\prime }-1}+N_e\left(r^{\prime }\right)+2^{r^{\prime }}}{\overset{2^{r^{\prime }}-N_e\left(r^{\prime }\right)+2^{r^{\prime }}}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e\left(r^{\prime }\right)+2^{r^{\prime }}}{\overset{2^{r^{\prime }-1}-N_e\left(r^{\prime }\right)+2^{r^{\prime }}}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)]$

…

$W_{{r^{\prime }}_{\left(2^{n-r^{\prime }}\right)}}=\frac{1}{2^{r^{\prime }-1}-2\times N_e\left(r^{\prime }\right)}[\underset{j=2^{r^{\prime }-1}+N_e\left(r^{\prime }\right)+(2^{{n-r}^{\prime }}-1)\times 2^{r^{\prime }}}{\overset{2^{r^{\prime }}-N_e\left(r^{\prime }\right)+(2^{{n-r}^{\prime }}-1)\times 2^{r^{\prime }}}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)-\underset{j=N_e\left(r^{\prime }\right)+(2^{{n-r}^{\prime }}-1)\times 2^{r^{\prime }}}{\overset{2^{r^{\prime }-1}-N_e\left(r^{\prime }\right)+(2^{{n-r}^{\prime }}-1)\times 2^{r^{\prime }}}{\Sigma }}{A}_{\mathrm{in}}\left(j\right)]$

$W_{r^{\prime }}=\frac{1}{2^{{n-r}^{\prime }}}\underset{j=1}{\overset{2^{{n-r}^{\prime }}}{\Sigma }}{W}_{{r^{\prime }}_j};$

S73、如此循环，提取第r’位电容后剩余的所有电容权重；

若由于工艺偏差确定第m位电容以后的电容权重不影响电容阵 列的单调性，则权重小于W_m'的电容失配误差可以忽略，则其权重为 理想权重。

作为优选实施例，当某些冗余权重中设置有两位或两位以上权重 相同的冗余电容时，在进行电容权重提取的过程中，可以先选取某一 个冗余权重中的一位冗余电容参与模数转换，待完成一个电容权重提 取的周期后，再在设置有两位或两位以上权重相同的冗余电容中选取 一位剩余冗余电容进行电容权重提取，直至完成所有电容权重的提取。

作为具体实施例，请参考图4所示，将提取的电容实际权重，用 于模数转换器的性能提升，其进一步包括以下步骤：

将提取的实际权重写入所述权重存储电路；

打开所有的有效电容和冗余电容，使它们都参与A/D转换；

进行A/D转换，利用实际权重得到正确输出码。

以上仅为本发明的实施方式，并非因此限制本发明的专利范围， 凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用 在其他相关的技术领域，均同理在本发明的专利保护范围之内。