用于测量电路器件中接触孔和栅极套准精度的测试结构

摘要

一种用于测量电路器件中接触孔和栅极套准精度的测试结构，所述电路器件位于硅片的电路器件区域，所述测试结构位于硅片的测试结构区域并与所述电路器件同步形成，所述测试结构包括第一测试单元，所述第一测试单元包括：沿所述第一方向延伸的第一伪栅极；一列沿所述第一方向间隔排列并位于一条直线上的第一伪接触孔，所述第一伪接触孔沿垂直于所述第一方向的第二方向横跨所述第一伪栅极并位于所述硅片及第一伪栅极上方。解决了利用现有测试结构测量获得的套准精度准确性不高的问题。

说明书

技术领域

本发明涉及半导体技术领域，特别是涉及一种用于测量电路器件中接触 孔和栅极套准精度的测试结构。

背景技术

为了确保电路器件中接触孔和栅极的套准精度能够在允许规格之内，现 有技术的做法是：在形成有栅极的硅片上形成层间介质层、以及位于层间介 质层上的光刻胶层；在光刻机台上将用于定义接触孔位置的掩膜版与硅片上 的栅极对准，然后进行光刻以在光刻胶层内形成定义接触孔位置的开口；利 用光学显微镜测量图形化光刻胶层上开口与硅片上栅极的套准精度。

若套准精度在允许规格之内，则直接以该图形化光刻胶层为掩模进行刻 蚀，以在层间介质层内形成接触孔。若套准精度不在允许规格之内，则去除 图形化光刻胶层，重新在层间介质层上形成一层新的光刻胶层，根据已经获 得的套准精度信息在光刻机台上将掩膜版与硅片重新对准，然后进行光刻以 在光刻胶层内形成定义接触孔位置的开口，再进行刻蚀以在层间介质层内形 成接触孔。

但是，由于利用光学显微镜所测量获得的图形化光刻胶层上开口与硅片 上栅极的套准精度往往会受系统误差的影响而准确性较低，导致在形成接触 孔之后对电路器件中接触孔和栅极的套准精度进行测量发现，接触孔和栅极 的套准精度并不在允许规格之内。

为了解决这个问题，现有技术提出了一种用于测量电路器件中接触孔和 栅极套准精度的测试结构。所述电路器件和测试结构位于同一硅片上，其中， 电路器件位于硅片的电路器件区域，测试结构位于硅片的测试结构区域并与 所述电路器件同步形成。即，测试结构中的伪栅极与电路器件中的栅极同步 形成，测试结构中的伪接触孔与电路器件中的接触孔也同步形成。

如图1所示，所述测试结构包括多个沿第一方向A平行排列的测试单元， 所述测试单元包括：沿垂直于第一方向A的第二方向B延伸的伪栅极1；两列沿 第二方向B间隔排列并位于一条直线上的伪接触孔2，两列伪接触孔2沿第二方 向B交错排列并与沿第二方向B延伸的切线3相切，伪接触孔2位于硅片及部分 伪栅极1上方，使得从伪接触孔2的底部看到伪栅极1的边缘，两列伪接触孔2 的数量相等均为M。

在形成该测试结构的过程中，利用光刻工艺在光刻胶层内形成用于定义 测试结构中伪接触孔位置的开口、以及用于定义电路器件中接触孔位置的开 口时，可以利用光学显微镜测量用于定义电路器件中接触孔位置的开口与硅 片电路器件区域中的栅极的套准精度。

在形成该测试结构之后，利用扫描电子显微镜（Scanning Electron  Microscope，简称SEM）测量以下距离：每个测试单元其中一列M个伪接触孔 2相切于切线3的切点与暴露在该伪接触孔2底部的伪栅极1边缘之间的垂直距 离X1；每个测试单元另一列M个伪接触孔2相切于切线3的切点与暴露在该伪 接触孔2底部的伪栅极1边缘之间的垂直距离X2。

计算测试结构中伪接触孔2与伪栅极1的套准精度，方法为：计算所有X1 之和H1与所有X2之和H2的差值，所述差值的绝对值除以M等于所述套准精 度。由于测试结构与电路器件同步形成，因此，测试结构中伪接触孔与伪栅 极的套准精度可以表征电路器件中接触孔与栅极的套准精度，进而可以获得 电路器件中接触孔和栅极的套准精度。

根据测试结构所获得的电路器件中接触孔和栅极的套准精度可以分析 出，根据光学显微镜所获得的用于定义电路器件中接触孔位置的开口与硅片 电路器件区域中的栅极的套准精度存在的误差。这样一来，在下一硅片电路 器件中接触孔的光刻工艺中，利用光学显微镜测量图形化光刻胶层上用于定 义接触孔位置的开口与硅片上栅极的套准精度之后，可以对获得的套准精度 进行误差补偿，消除了系统误差的影响，提高了光学显微镜所测量获得的套 准精度准确性，进而提高了测试结构中接触孔和栅极的套准精度。

但是，利用上述测试结构测量获得的套准精度会受测试结构中伪接触孔 和伪栅极关键尺寸精度的影响，造成测量获得的套准精度准确性不高。

发明内容

本发明要解决的问题是：利用现有用于测量电路器件中接触孔和栅极套 准精度的测试结构测量获得的套准精度会受测试结构中伪接触孔和伪栅极关 键尺寸精度的影响，准确性不高。

为解决上述问题，本发明提供了一种用于测量电路器件中接触孔和栅极 套准精度的测试结构，所述电路器件位于硅片的电路器件区域，所述测试结 构位于硅片的测试结构区域并与所述电路器件同步形成，所述测试结构包括 第一测试单元，所述第一测试单元包括：

沿第一方向延伸的第一伪栅极；

一列沿所述第一方向间隔排列并位于一条直线上的第一伪接触孔，所述 第一伪接触孔沿垂直于所述第一方向的第二方向横跨所述第一伪栅极并位于 所述硅片及第一伪栅极上方。

可选的，所述测试结构还包括第二测试单元，所述第二测试单元包括：

沿所述第一方向延伸的第二伪栅极，所述第二伪栅极和第一伪栅极沿所 述第二方向平行间隔排列；

两列沿所述第一方向间隔排列并位于一条直线上的第二伪接触孔，两列 所述第二伪接触孔沿所述第一方向交错排列并与沿所述第一方向延伸的第一 切线相切，所述第一切线位于两列所述第二伪接触孔之间，所述第二伪接触 孔位于硅片及部分所述第二伪栅极上方。

可选的，所述第一测试单元的一列第一伪接触孔与所述第二测试单元较 为靠近所述第一伪栅极的一列第二伪接触孔沿所述第一方向交错排列。

可选的，所述第二测试单元中的所有第二伪接触孔沿所述第一方向等间 隔排列。

可选的，所述第二测试单元沿所述第二方向较为远离所述第一伪栅极的 一列第二伪接触孔中，各个所述第二伪接触孔分别与所述第一测试单元中的 各个第一伪接触孔位于一条直线上。

可选的，所述第一测试单元的所有第一伪接触孔尺寸相同。

可选的，所述第二测试单元的所有第二伪接触孔尺寸相同。

可选的，所述第二测试单元沿所述第二方向较为靠近所述第一伪栅极的 一列第二伪接触孔、以及所述第一测试单元中的所有第一伪接触孔均与第二 切线相切，所述第二切线位于所述第一伪栅极和第二伪栅极之间并沿所述第 一方向延伸。

可选的，包括多个沿所述第二方向交错排列的第一测试单元和第二测试 单元。

可选的，任一所述第一测试单元两侧的两个所述第二测试单元关于两个 所述第二测试单元之间的第一伪栅极对称。

可选的，所有相邻设置的所述第一伪栅极和第二伪栅极之间的距离相等。

与现有技术相比，本发明的技术方案具有以下优点：

利用测试结构中的第一测试单元可以获得测试结构中伪接触孔与伪栅极 的套准精度，且所获得的套准精度不会受测试结构中伪接触孔和伪栅极的关 键尺寸精度的影响，提高了套准精度的准确性。

进一步地，所述测试结构中还包括第二测试单元，将根据第一测试单元 和第二测试单元所获得套准精度的平均值作为电路器件中接触孔与栅极的套 准精度，使得所获得的套准精度不会受测试结构中伪接触孔圆整度的影响， 进一步提高了套准精度的准确性。

附图说明

图1是现有一种用于测量电路器件中接触孔和栅极套准精度的测试结构 的平面结构示意图；

图2是本发明的一个实施例中用于测量电路器件中接触孔和栅极套准精 度的测试结构的平面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图 对本发明的具体实施例做详细的说明。

本实施例提供了一种用于测量电路器件中接触孔和栅极套准精度的测试 结构，所述电路器件位于硅片的电路器件区域，所述测试结构位于硅片的测 试结构区域并与所述电路器件同步形成，如图2所示，所述测试结构包括第 一测试单元1，第一测试单元1包括：沿第一方向A延伸的第一伪栅极10； 一列沿第一方向A间隔排列并位于一条直线上的第一伪接触孔11，第一伪接 触孔11沿垂直于第一方向A的第二方向B横跨第一伪栅极10并位于硅片及 第一伪栅极10上方，使得从第一伪接触孔11的底部能够看到第一伪栅极10 的边缘。

第一测试单元1中第一伪接触孔11的数量为N，且第一测试单元1中所 有第一伪接触孔11尺寸相同，使得所有第一伪接触孔11与沿第一方向A延 伸的第二切线T2相切。

利用扫描电子显微镜测量以下距离：第一测试单元1中N个第一伪接触 孔11相切于一侧第二切线T2的切点，与暴露在第一伪接触孔11底部的第一 伪栅极10边缘之间的垂直距离X1；

第一测试单元1中N个第一伪接触孔11相切于另一侧第二切线T2的切 点，与暴露在第一伪接触孔11底部的第一伪栅极10边缘之间的垂直距离X2， 第一伪接触孔11的切点即为第一伪接触孔11沿第二方向B距离第一伪栅极 10最远的点。

计算所有X1之和H1与所有X2之和H2的差值，所述差值的绝对值除以 N可以获得第一测量值，所述第一测量值为测试结构中伪接触孔与伪栅极的 套准精度。由于测试结构与电路器件同步形成，因此，测试结构中伪接触孔 与伪栅极的套准精度可以表征电路器件中接触孔与栅极的套准精度，进而可 以获得电路器件中接触孔和栅极的套准精度。当电路器件中接触孔和栅极完 全对准时，X1等于X2。

利用本发明测试结构所获得的套准精度不会受测试结构中伪接触孔和伪 栅极的关键尺寸精度的影响。原因在于：第一测试单元1的第一伪接触孔11 和第一伪栅极10关键尺寸的涨缩均只对称的影响套刻精度测量并自行相互抵 消。

在本实施例中，所述测试结构还包括第二测试单元2。第二测试单元2包 括：沿第一方向A延伸的第二伪栅极20，第二伪栅极20和第一伪栅极10沿 第二方向B平行间隔排列；两列沿第一方向A间隔排列并位于一条直线上的 第二伪接触孔21，两列第二伪接触孔21沿第一方向A交错排列并与沿第一 方向A延伸的第一切线T1相切，第一切线T1位于两列第二伪接触孔21之 间，第二伪接触孔21位于硅片及部分第二伪栅极20上方，使得从第二伪接 触孔21的底部能够看到第二伪栅极20的边缘。两列第二伪接触孔21的数量 均为M，第二测试单元2中所有第二伪接触孔21的尺寸相同。

利用扫描电子显微镜测量以下距离：第二测试单元2其中一列M个第二 伪接触孔21相切于第一切线T1的切点与暴露在该第二伪接触孔21底部的第 二伪栅极20边缘之间的垂直距离X3；

第二测试单元2另一列M个第二伪接触孔21相切于第一切线T2的切点 与暴露在该第二伪接触孔21底部的第二伪栅极20边缘之间的垂直距离X4， 第二伪接触孔21的切点即为第二伪接触孔21沿第二方向B距离第二伪栅极 20最远的点。

计算所有X3之和H3与所有X4之和H4的差值，所述差值的绝对值除以 M可以获得第二测量值。在本实施例中，将所述第二测量值和第一测量值的 平均值作为电路器件中接触孔与栅极的套准精度，使得所获得的套准精度不 会受测试结构中伪接触孔圆整度的影响。原因在于：第二测试单元2两列第 二伪接触孔21的相切关系在理想状况下保证了，两列第二伪接触孔21与第 二伪栅极20的重叠部分在沿第二方向B上的尺寸之和等于第二伪栅极20关 键尺寸，且两列第二伪接触孔21的关键尺寸会同步涨缩，使得测量获得的第 二测量值不会受测试结构中伪接触孔圆整度的影响。

在本实施例中，第一测试单元1的一列第一伪接触孔11与第二测试单元 2较为靠近第一伪栅极10的一列第二伪接触孔21沿所述第一方向A交错排 列。这样一来，能够保证在测试结构中伪接触孔和伪栅极之间的套准精度较 低时，不会出现第一伪接触孔11延伸至第二伪栅极20上方、第二伪接触孔 21延伸至第一伪栅极10上方的问题出现。

在本实施例中，第二测试单元2中的所有第二伪接触孔21沿所述第一方 向A等间隔排列，且第二测试单元2沿第二方向B较为远离第一伪栅极10 的一列第二伪接触孔21中，各个第二伪接触孔21分别与第一测试单元1中 的各个第一伪接触孔11位于一条直线上，使得第一测试单元1中的所有第一 伪接触孔11也沿第一方向A等间隔排列。

通过使第一测试单元1中的所有第一伪接触孔11、第二测试单元2中的 所有第二伪接触孔21均沿第一方向A等间隔排列，既能够保证所有第一伪接 触孔11和所有第二伪接触孔21的形状不会失真，还能够保证第一伪接触孔 11和第二伪接触孔21均具有较高的密度，使得在利用扫描电子显微镜测量套 准精度时，可以在扫描电子显微镜的视野内一次性测量多个X1、X2、X3、 X4值。

在本实施例中，第二测试单元2沿第二方向B较为靠近第一伪栅极10的 一列第二伪接触孔21、以及第一测试单元1中的所有第一伪接触孔11均与第 二切线T2相切，第二切线T2位于第一伪栅极10和第二伪栅极20之间并沿 第一方向A延伸。这样一来，既能够保证在测试结构中伪接触孔和伪栅极之 间的套准精度较低时，不会出现第一伪接触孔11延伸至第二伪栅极20上方、 第二伪接触孔21延伸至第一伪栅极10上方的问题出现，还能够保证第一伪 接触孔11和第二伪接触孔21具有较高的密度，使得在利用扫描电子显微镜 测量套准精度时，可以在扫描电子显微镜的视野内一次性测量多个X1、X2、 X3、X4值。

在本实施例的变换例中，第一测试单元1中所有第一伪接触孔11的尺寸 也可以不相同。在这种情况下，利用扫描电子显微镜测量第一伪接触孔11沿 第二方向B距离第一伪栅极10最远的点，与暴露在第一伪接触孔11底部的 第一伪栅极10边缘之间的垂直距离，即可以获得X1、X2。

在本实施例的变换例中，第二测试单元2中所有第二伪接触孔21的尺寸 也可以不相同。在这种情况下，利用扫描电子显微镜测量第二伪接触孔21沿 第二方向B距离第二伪栅极20最远的点，与暴露在第二伪接触孔21底部的 第二伪栅极20边缘之间的垂直距离，即可以获得X3、X4。

在本实施例中，所述测试结构包括多个沿第二方向B交错排列的第一测 试单元1和第二测试单元2，任一第一测试单元1两侧的两个第二测试单元2 关于两个第二测试单元2之间的第一伪栅极10对称。

在本实施例中，所有相邻设置的第一伪栅极10和第二伪栅极20之间的 距离相等，既能够保证所有第一伪栅极10和第二伪栅极20的形状不会失真， 还能够保证第一伪栅极10和第二伪栅极20均具有较高的密度。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员， 在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保 护范围应当以权利要求所限定的范围为准。