形成金属-绝缘体-金属(MIM)电容器结构的机理

摘要

本发明提供了金属-绝缘体-金属(MIM)电容器结构及其形成方法。本发明提供了形成金属-绝缘体-金属(MIM)电容器结构的机理的实施例。金属-绝缘体-金属电容器结构包括衬底。MIM电容器结构还包括形成在衬底上的CBM层，并且CBM层包括底部阻挡层、主金属层和顶部阻挡层。MIM电容器结构还包括形成在CBM层上的第一高k介电层、形成在第一高k介电层上的绝缘层和形成在绝缘层上的第二高k介电层。MIM电容器结构还包括形成在第二高k介电层上的CTM层，并且CTM层包括底部阻挡层、主金属层和顶部阻挡层。

说明书

技术领域

本发明总体涉及半导体领域，更具体地，涉及金属-绝缘体-金属 (MIM)电容器及其形成方法。

背景技术

半导体器件用于诸如个人计算机、手机、数码相机和其他电子设备的 各种电子应用中。通常通过下列步骤制造半导体器件：在半导体衬底上方 顺序地沉积绝缘或介电层、导电层和半导体材料层，然后使用光刻工艺来 图案化各种材料层以在其上形成电路组件和元件。通常在单个半导体晶圆 上制造很多集成电路，然后通过沿着划线在各集成电路之间进行切割来将 晶圆上的各个管芯分割。各个管芯通常被单独封装，例如，采用多芯片模 块封装或其他类型的封装。

半导体行业通过不断降低最小特征尺寸(这使得更多的组件集成在给 定区域内)来不断提高各种电子组件(例如，晶体管、二极管、电阻器、 电容器等)的集成度。在一些应用中，这些较小的电子组件也需要比过去 的封装占用较少面积的较小封装。

一种类型的电容器是金属-绝缘体-金属(MIM)电容器，其用于诸如 嵌入式存储器和射频装置的混合信号装置和逻辑装置中。MIM电容器用于 存储在各种半导体器件中的电荷。MIM电容器水平形成在半导体晶圆上， 并且两个金属板之间夹设有与晶圆表面平行的介电层。然而，关于MIM电 容器存在很多挑战。

发明内容

根据本发明的一个方面，提供了一种装置，包括：衬底；以及金属-绝 缘体-金属(MIM)电容器，形成在衬底上，其中，MIM电容器包括：电 容器顶部金属(CTM)层；电容器底部金属(CBM)层；和绝缘体，形成 在CTM层和CBM层之间，其中，绝缘体包括绝缘层和第一高k介电层， 并且第一高k介电层形成在CBM层和绝缘层之间或者形成在CTM层和绝 缘层之间。

优选地，绝缘体还包括第二高k介电层。

优选地，第一高k介电层和第二高k介电层形成在绝缘层的相对两侧 上。

优选地，第一高k介电层具有介于约4至约400范围内的相对介电常 数。

优选地，第一高k介电层包括氧化钛(Ti_xO_y，x为实数以及y为实数)、 氧化钽(Ta_xO_y，x为实数以及y为实数)、氮氧化钛(Ti_xO_yN_z，x为实数、 y为实数以及z为实数)或氮氧化钽(Ta_xO_yN_z，x为实数、y为实数以及z 为实数)。

优选地，第一高k介电层的厚度介于约5埃至约50埃的范围内。

优选地，第一高k介电层的厚度、绝缘层的厚度和第二高k介电层的 厚度的总厚度介于约17埃至约10010埃的范围内。

优选地，CBM层包括底部阻挡层、主金属层和顶部阻挡层，并且底部 阻挡层和顶部阻挡层形成在主金属层的相对两侧上。

优选地，第一高k介电层形成在CBM层的顶部阻挡层和绝缘层之间。

优选地，底部阻挡层和顶部阻挡层分别包括钛(Ti)、氮化钛(TiN)、 钽(Ta)或氮化钽(TaN)。

优选地，主金属层包括铜(Cu)、铜合金、铝(Al)、铝(Al)合金、 铜铝合金(AlCu)、钨(W)或钨(W)合金。

根据本发明的另一方面，提供了一种金属-绝缘体-金属电容器结构，包 括：CBM层，形成在衬底上，其中，CBM层包括底部阻挡层、主金属层 和顶部阻挡层；第一高k介电层，形成在CBM层上；绝缘层，形成在第一 高k介电层上；第二高k介电层，形成在绝缘层上；以及CTM层，形成在 第二高k介电层上，其中，CTM层包括底部阻挡层、主金属层和顶部阻挡 层。

优选地，第一高k介电层和第二高k介电层分别包括氧化钛(Ti_xO_y， x为实数以及y为实数)、氧化钽(Ta_xO_y，x为实数以及y为实数)、氮 氧化钛(Ti_xO_yN_z，x为实数、y为实数以及z为实数)或氮氧化钽(Ta_xO_yN_z， x为实数、y为实数以及z为实数)。

优选地，第一高k介电层具有介于约4至约400范围内的相对介电常 数。

优选地，第一高k介电层具有介于约5埃至约50埃范围内的厚度。

优选地，绝缘层的厚度、第一高k介电层的厚度和第二高k介电层的 厚度的总厚度介于约17埃至约10100埃的范围内。

根据本发明的又一方面，提供了一种形成金属-绝缘体-金属电容器结构 的方法，包括：提供衬底；在衬底上形成电容器底部金属(CBM)层，其 中，CBM层包括底部阻挡层、主金属层和顶部阻挡层；在CBM层上形成 第一高k介电层；在第一高k介电层上形成绝缘层；以及在绝缘层上形成 电容器顶部金属(CTM)层。

优选地，在CBM层上形成第一高k介电层包括：处理CBM层的顶部 阻挡层的表面。

优选地，通过等离子体离子化方法、微波表面下游离子化方法或熔炉/ 快速热退火(RTA)方法来实施处理CBM层的顶部阻挡层的表面。

优选地，形成CTM层之前还包括：在绝缘层上形成阻挡层；以及向阻 挡层提供氧离子以在绝缘层上形成第二高k介电层。

附图说明

为了更全面地理解本公开及其优势，现将结合附图所进行的描述作为 参考。

图1示出了根据本公开的一些实施例的半导体器件结构的截面图。

图2示出了根据本公开的一些实施例的金属-绝缘体-金属(MIM)电 容器结构的截面图。

图3A至图3C示出了根据本公开的一些实施例的形成金属-绝缘体-金 属(MIM)电容器结构的各阶段的截面图。

图4A至图4E示出了根据本公开的一些实施例的形成金属-绝缘体-金 属(MIM)电容器结构的截面图。

图5示出了根据本公开的一些实施例的金属-绝缘体-金属(MIM)电 容器结构的截面图。

具体实施方式

下面详细讨论本公开的各实施例的制造和使用。然而，应该理解，在 广泛地各种具体环境中可实现各种实施例。所讨论的具体实施例仅为说明 性的，而不用于限制本公开的范围。

应当理解，以下公开提供了多种用于实现本公开的不同特征的不同实 施例或实例。以下将描述组件和布置的特定实例以简化本发明。当然，这 些仅是实例并且不旨在限制本公开。此外，在以下描述中，在第二工艺之 前实施第一工艺可以包括第一工艺之后立即实施第二工艺的实施例，也可 以包括可以在第一工艺和第二工艺之间实施附加工艺的实施例。为了简化 和清楚，可以按照不同比例任意低绘制各种部件。此外，在以下描述中， 在第二部件上方或上形成第一部件可包括第一和第二部件直接或间接接触 的实施例。

描述了实施例的一些变化。在通篇各个视图和示例性实施例中，相同 的参照数字用于表示相同的元件。应当理解，在方法之前、期间或之后可 提供附加的操作，并且在方法的其他实施例中可代替或去除所描述的一些 操作。

提供了形成金属-绝缘体-金属(MIM)电容器结构的机理的实施例。 图1示出了根据本公开的一些实施例的半导体器件结构100的截面图。半 导体器件结构100包括金属-绝缘体-金属(MIM)电容器结构150a。

如图1所示，提供了衬底102。衬底102包括MIM区11和非MIM区 12。衬底102可由硅或其他半导体材料制成。可选地或额外地，衬底102 可包括其他元素半导体材料，诸如，锗。在一些实施例中，衬底102由诸 如碳化硅、砷化镓、砷化铟或磷化铟的化合物半导体制成。在一些实施例 中，衬底102由诸如硅锗、碳化硅锗、磷化砷镓或磷化铟镓的合金半导体 制成。在一些实施例中，衬底102包括外延层。例如，衬底102具有覆盖 块状半导体的外延层。

衬底102还可包括隔离部件104，诸如，浅沟槽隔离(STI)部件或局 部硅氧化(LOCOS)部件。隔离部件可限定和隔离各种集成电路器件。集 成电路器件，诸如，金属氧化物半导体场效应晶体管(MOSFET)、互补 金属氧化物半导体(CMOS)晶体管、双极结晶体管(BJT)、高压晶体管、 高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)、二极管或 其他合适的元件等的形成在衬底102内和/或上。

如图1所示，栅叠件106形成在衬底102上。栅叠件106包括栅极介 电层108和形成在栅极介电层108上的栅电极层110。栅极介电层108由 氧化硅、氮化硅或高介电常数材料(高k材料)制成。栅电极层110由多 晶硅或金属材料制成。栅极间隔件112形成在栅叠件106的侧壁上。在一 些实施例中，栅极间隔件112由氧化硅、氮化硅和/或氮氧化硅制成。

源极/漏极区114形成在衬底102中。层间介电(ILD)层116形成在 衬底102上，并且接触结构118形成在ILD层116中。接触结构118形成 在ILD层116中且与源极/漏极区114接触。接触结构118由诸如铜或铜合 金的导电材料制成。

如图1所示，互连结构120形成在衬底102上方。在一些实施例中， 包括金属线124和通孔126的互连结构120嵌入在金属间(IMD)介电层 122中。在一些实施例中，在后段制程(BEOL)工艺中形成互连结构120。 金属线124和通孔126可由诸如铜(Cu)、铝(Al)、钨(W)或其他适 用的材料的导电材料制成。在一些实施例中，金属线124和通孔126是铜 或铜合金。在一些实施例中，通过单和/或双镶嵌工艺形成金属线124和通 孔126。金属线124包括通过通孔126互连的多个金属层(，即，M1、M2、 M3…和M_top)。

在一些实施例中，金属间介电(IMD)层122由氧化硅制成。在其他 一些实施例中，IMD层122由未掺杂硅玻璃(USG)、掺氟硅玻璃(FSG)、 碳掺杂硅玻璃、氮化硅或氮氧化硅制成。在一些实施例中，IMD层122包 括多个介电层。多个介电层中的一个层或多个层由低介电常数(低k，诸 如，小于约3.0的介电常数或小于约2.5介电常数)材料制成。图1示出的 互连结构120仅为示出的目的。互连结构120可包括其他配置且可包括一 根或多根金属线和IMD层。

如图1所示，MIM电容器结构150a形成在MIM区11中的衬底102 上方。MIM电容器结构150a是夹层结构并且绝缘层154形成在电容器底 部金属(CBM)层152和电容器顶部金属(CTM)层158之间。

如图1所示，在MIM区11中，一个通孔116形成在IMD层122中以 电连接CBM层152，并且一个通孔116形成在IMD层122中以电连接CTM 层158。在非MIM区中，一个通孔116形成在IMD层122中以电连接金 属线124。顶部金属层160(也称为M_top)形成在通孔116上方并且位于顶 部IMD层162内。顶部金属层160距离第一金属层M₁最远。

图2示出了根据本公开的一些实施例的金属-绝缘体-金属(MIM)电 容器结构150a的截面图。

如图2所示，CBM层152包括底部阻挡层152a、主金属层152b和顶 部阻挡层152c。底部阻挡层152a和顶部阻挡层152c用作抗氧化层以防止 主金属层152b被氧化。此外，顶部阻挡层152c用作粘合层以提高主金属 层152b和绝缘层154之间的粘合。底部阻挡层152a和顶部阻挡层152c分 别包括钛(Ti)、氮化钛(TiN)、钽(Ta)或氮化钽(TaN)。在一些实 施例中，主金属层152b由铜(Cu)、铜合金、铝(Al)、铝(Al)合金、 铜铝合金(AlCu)、钨(W)或钨(W)合金。

通过包括沉积、光刻和蚀刻工艺的工序形成CBM层152。沉积工艺包 括化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD) 或适用的方法。光刻工艺包括光刻胶涂覆(例如，旋涂)、软烘、掩模对 准、曝光、曝光后烘烤、使光刻胶显影、清洗和干燥(例如，硬烘)。蚀 刻工艺包括干蚀刻、湿蚀刻和/或其他蚀刻方法。

绝缘层154由诸如氧化硅、氮化硅或硅玻璃的介电材料制成。在一些 实施例中，通过化学汽相沉积(CVD)或物理汽相沉积(PVD)形成绝缘 层154。在一些实施例中，绝缘层154的厚度T₁介于约7埃至约10000埃 的范围内。

此外，CTM层158包括底部阻挡层158a、主金属层158b和顶部阻挡 层158c。底部阻挡层158a、主金属层158b和顶部阻挡层158c的材料和制 造方法分别与底部阻挡层152a、主金属层152b和顶部阻挡层152c的材料 和制造方法类似。

通过下列等式(I)计算电容器结构150a的电容。根据等式(I)，MIM 电容器结构150a的电容与K值成正比而与d值成反比。

C(电容)＝Kε₀A/d         等式(I)

ε_0：自由空间的电容率；

K：绝缘层154的相对介电常数；

A：两个板(CBM层152和CTM层158)之间的重叠面积；

d：绝缘层154的厚度T₁

此外，能够安全存储在MIM电容器结构150a中的最大能量受击穿电 压的限制。尤其对于高压器件来说，击穿电压是影响MIM电容器结构150a 的性能的主要因素。此外，击穿电压与绝缘层154的厚度T₁成正比。

在一些实施例中，为了增大MIM电容器结构150a的击穿电压，增加 了绝缘层的厚度T₁。然而，如果K值和A值为常数，根据等式(I)当增 加了绝缘层154的厚度T₁时，则减小MIM电容器结构150a的电容。为了 保持MIM电容器结构150a的相同电容值，随着绝缘层154的厚度T₁的增 加而增大K值。因此，在一些实施例中，提供了具有高k介电层的绝缘层 154。

图3A至图3C示出了根据本公开的一些实施例的形成金属-绝缘体-金 属(MIM)电容器结构150b的各个阶段的截面图。

如图3A所示，在MIM区11中，CBM层152包括底部阻挡层152a、 主金属层152b和顶部阻挡层152c。

形成CBM层152之后，如图3B所示，根据本公开的一些实施例，在 顶部阻挡层152c上形成高k介电层153。在一些实施例中，高k介电层153 由氧化钛(Ti_xO_y，x为实数以及y为实数)、氧化钽(Ta_xO_y，x为实数以 及y为实数)、氮氧化钛(Ti_xO_yN_z，x为实数、y为实数以及z为实数)或 氮氧化钽(Ta_xO_yN_z，x为实数、y为实数以及z为实数)。在一些实施例 中，高k介电层153具有介于约4至约400范围内的相对介电常数(K值)。 在一些实施例中，高k介电层153的厚度T₂介于约5埃至约50埃的范围 内。

通过处理CBM层152的顶部阻挡层152c的表面形成高k介电层153。 通过向CBM层152的顶部阻挡层152c的表面注入或提供氧离子来实施处 理。在一些实施例中，处理方法包括等离子体离子化方法、微波表面下游 离子化方法或熔炉(furance)/快速热退火(RTA)方法。

在一些实施例中，当使用等离子体离子化方法时，采用具有一氧化二 氮(N₂O)、水(H₂O)、一氧化氮(NO)或氧气(O₂)的等离子体来氧 化顶部阻挡层152c以形成高k介电层153。在一些实施例中，在介于约0.1 μtorr至约1000μtorr范围内的气压下实施等离子体离子化方法。

在一些实施例中，当使用微波表面下游离子化方法，采用包括一氧化 二氮(N₂O)、水(H₂O)、一氧化氮(NO)或氧气(O₂)的工艺气体。 在一些实施例中，微波的功率介于约10W至约10000W的范围内。在一些 实施例中，微波的频率介于约1MHz至约100GHz的范围内。

在一些实施例中，当使用熔炉/快速热退火(RTA)方法时，采用包括 一氧化二氮(N₂O)、水(H₂O)、一氧化氮(NO)、氧气(O₂)或臭氧 (O₃)的工艺气体。在一些实施例中，熔炉/快速热退火(RTA)方法所使 用的温度介于约100℃至约1200℃的范围内。在一些实施例中，熔炉/快速 热退火(RTA)方法中所使用的操作时间介于约1s至约1000s的范围内。

形成高k介电层153之后，如图3C所示，根据本公开的一些实施例， 在高k介电层153上形成绝缘层154。通过绝缘层154和高k介电层153 构造MIM电容器结构150b的绝缘体15。

应当注意，当MIM电容器结构150b的电容与MIM电容器结构150a 的电容相同时，通过添加高k介电层153来增加绝缘体15的相对介电常数 (K值)，因此增加了绝缘体15的厚度。在一些实施例中，绝缘层154的 厚度T₁’和高k介电层153的厚度T₂的总厚度介于约12埃至约10050埃的 范围内。

当绝缘体15(或绝缘层154)的厚度增加时，改进了形成绝缘体15(或 绝缘层154)的工艺窗。此外，一旦增加了绝缘体15的厚度，在没有减小 电容的情况下提高了MIM电容器结构150b的击穿电压。

图4A至图4E示出了根据本公开的一些实施例的形成金属-绝缘体-金 属(MIM)电容器结构的截面图。

如图4A所示，CBM层152包括底部阻挡层152a、主金属层152b和 顶部阻挡层152c。

形成CBM层152之后，如图4B所示，根据本公开的一些实施例，在 顶部阻挡层152c上形成高k介电层153。图4B中的高k介电层153的制 造方法与图3B中的制造方法相同。

形成高k介电层153之后，如图4C所示，根据本公开的一些实施例， 在高k介电层153上形成绝缘层154。之后，在绝缘层154上形成阻挡层 155。在一些实施例中，阻挡层155由钛(Ti)、氮化钛(TiN)、钽(Ta) 或氮化钽(TaN)制成。

在一些实施例中，阻挡层155的厚度T₃介于约5埃至约50埃的范围 内。如果阻挡层155的厚度T₃太厚，阻挡层155之后可以不充分地被氧化。 因此，未氧化的阻挡层可形成在高k介电层157(之后形成，如图4D所示) 和绝缘层154之间。如果阻挡层155的厚度T₃太薄，很难提高击穿电压。

形成阻挡层155之后，如图4D所示，根据本公开的一些实施例，在绝 缘层154上形成第二高k介电层157。在一些实施例中，第二高k介电层 157具有介于约4至约400范围内的相对介电常数(K值)。在一些实施例 中，第二高k介电层157的厚度T₄介于约5埃至约50埃的范围内。

通过处理阻挡层155的表面形成第二高k介电层157。通过向阻挡层 155的表面注入或提供氧离子来实施处理。在一些实施例中，处理方法包 括等离子体离子化方法、微波表面下游离子化方法或熔炉/快速热退火 (RTA)方法。

在一些实施例中，当使用等离子体离子化方法时，采用具有一氧化二 氮(N₂O)、水(H₂O)、一氧化氮(NO)、氧气(O₂)或臭氧(O₃)的 等离子体来氧化阻挡层155。在一些实施例中，在介于约0.1μtorr至约1000 μtorr范围内的气压下实施等离子体离子化方法。

在一些实施例中，当使用微波表面下游离子化方法，采用包括一氧化 二氮(N₂O)、水(H₂O)、一氧化氮(NO)、氧气(O₂)或臭氧(O₃) 的工艺气体。在一些实施例中，微波的功率介于约10W至约10000W的范 围内。在一些实施例中，微波的频率介于约1MHz至约1000MHz的范围 内。

在一些实施例中，当使用熔炉/快速热退火(RTA)方法时，采用包括 一氧化二氮(N₂O)、水(H₂O)、一氧化氮(NO)、氧气(O₂)或臭氧 (O₃)的工艺气体。在一些实施例中，熔炉/快速热退火(RTA)方法所使 用的温度介于约100℃至约1200℃范围内。在一些实施例中，熔炉/快速热 退火(RTA)方法中所使用的操作时间介于约1s至约1000s范围内。

如图4D所示，第一高k介电层153、绝缘层154和第二高k介电层157 构造绝缘体15。在一些实施例中，绝缘层154的厚度T₁”、高k介电层153 的厚度T₂和第二高k介电层157的厚度T₄的总厚度介于约17埃至约10100 埃的范围内。

形成第二高k介电层157之后，如图4E所示，根据本公开的一些实施 例，在第二高k介电层157上形成CTM层158。CTM层158包括底部阻 挡层158a、主金属层158b和顶部阻挡层158c。形成CTM层158之后，得 到MIM电容器结构150c。

应该注意，通过添加高k介电层153和第二高k介电层157增加绝缘 体15的相对介电常数(K值)，并且因此增加了绝缘体15的厚度。

当增加了绝缘体15(或绝缘层154)的总厚度时，改进了形成绝缘体 15(或绝缘层154)的工艺窗。此外，一旦增加了绝缘体15的总厚度，在 没有减小电容的情况下进一步提高了MIM电容器结构150c的击穿电压。

图5示出了根据本公开的一些实施例的金属-绝缘体-金属(MIM)电 容器结构150d的截面图。图5与图4E相似，但是图5和图4E之间的区别 在于在图5中没有形成高k介电层153。

如图5所示，MIM电容器结构150d形成有第二高k介电层157。通过 绝缘层154和第二高k介电层157构造了绝缘体15。在一些实施例中，绝 缘层154的厚度T₁”’和第二高k介电层157的厚度T₄的总厚度介于约12 埃至约10050埃的范围内。

形成第二高k介电层157的优势在于增大了MIM电容器结构150d的 相对介电常数(K值)。因此，随着K值的增大，增加了绝缘体15的厚度， 因此提高了击穿电压。此外，提高了形成绝缘体15(或绝缘层154)的工 艺窗。

提供了形成金属-绝缘体-金属(MIM)电容器结构的机理的实施例。 MIM电容器结构由CBM层、主金属层和CTM层制成。绝缘层包括高k 介电层和/或第二高k介电层。第一高k介电层形成在CBM层和绝缘层上。 第二高k介电层形成在绝缘层和CTM层上。高k介电层用于提高MIM电 容器结构的K值。一旦增大了K值，在没有减小电容的情况下还增大了绝 缘层的厚度。因此，增大了击穿电压并且改进了形成绝缘层的工艺窗。

在一些实施例中，提供了一种装置。该装置包括衬底和形成在衬底上 的金属-绝缘体-金属(MIM)电容器结构。MIM电容器结构还包括电容器 顶部金属(CTM)层、电容器底部金属(CBM)层和形成在CTM层和CBM 层之间的绝缘体。绝缘体包括绝缘层和第一高k介电层，并且第一高k介 电层形成在CBM层和绝缘层之间或CTM层和绝缘层之间。

在一些实施例中，提供了一种金属-绝缘体-金属(MIM)电容器结构。 该金属-绝缘体-金属电容器结构包括衬底。MIM电容器结构还包括形成在 衬底上的CBM层，并且CBM层包括底部阻挡层、主金属层和顶部阻挡层。 MIM电容器结构还包括形成在CBM层上的第一高k介电层、形成在第一 高k介电层上的绝缘层以及形成在绝缘层上的第二高k介电层。MIM电容 器结构还包括形成在第二高k介电层上的CTM层，以及CTM层包括底部 阻挡层、主金属层和顶部阻挡层。

在一些实施例中，提供了一种形成金属-绝缘体-金属(MIM)电容器 结构的方法。形成金属-绝缘体-金属(MIM)电容器结构的方法包括提供 衬底。形成金属-绝缘体-金属(MIM)电容器结构的方法还包括在衬底上 形成电容器底部金属(CBM)层，并且CBM层包括底部阻挡层、主金属 层和顶部阻挡层。形成金属-绝缘体-金属(MIM)电容器结构的方法还包 括在CBM层上形成第一高k介电层以及在第一高k介电层上形成绝缘层。 形成金属-绝缘体-金属(MIM)电容器结构的方法还包括在绝缘层上形成 电容器顶部金属(CTM)层。

尽管已经详细地描述了本公开及其优势的实施例，但应该理解，可以 在不背离所附权利要求限定的本公开的主旨和范围的情况下，做各种不同 的改变，替换和更改。例如，本领域的技术人员会容易理解可以改变本文 中描述的很多部件、功能、工艺和材料，同时仍在本公开的范围内。此外， 本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、 装置、方法和步骤的特定实施例。作为本领域的普通技术人员会容易意识 到，通过本公开，现有的或今后开发的用于执行与根据本公开所采用的相 应实施例基本相同的功能或获得基本相同结构的工艺、机器、制造、材料 组分、装置、方法或步骤本公开可以被使用。因此，所附权利要求应该包 括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。 此外，每项权利要求均构成单独的实施例，并且多项权利要求和实施例的 组合在本公开的范围内。