插入延迟的装置、核医学成像装置、插入延迟的方法以及校正方法

摘要

可以提高TDC的定时精度。一种根据实施例用于插入延迟的装置，该实施例包含信号生成电路、多个搬送元件以及延迟列电路。信号生成电路被配置为生成开始信号。多个搬送元件列状地连接，并且搬送元件分别具备接收停止信号的输入。延迟列电路包含从多个搬送元件中选择的一个或者多个延迟模块、连接于延迟模块中的至少一个和信号生成电路之间的至少一根反馈线以及多个启动输入。多个启动输入分别设置于延迟模块分别对应的一个。延迟链电路被配置为基于在启动输入处接收且选择延迟量的延迟选择信号生成延迟量，以及被配置为向信号生成电路提供所选择的延迟量，该信号生成电路被配置为对开始信号编入延迟。

说明书

技术领域

本发明的实施方式涉及插入延迟的装置、核医学成像装置、插入 延迟的方法以及校正方法。

背景技术

时间数字转换器(Time-to-Digital Converter：TDC)大多数情 况下用于由γ射线检测器(检测器)测量时间。TDC将事件的实现准 确地转换成能够与事件发生的时间建立关联的数字。为了实现该任务， 存在各种方法。其中，为了实现该任务，使用在大的时钟周期之间对 多个超高速逻辑过渡进行计数的步骤。根据情况，有时希望示出知道 连续发生的一系列的事件的发生。例如，上升信号到达事先设定的阈 值所花费的时间可能成为非常有效的信息。

时间数字转换器以具有由串联地连接的同一延迟元件构成的单一 的列的传统延迟列、或者微调延迟列等各种构造来安装。

飞行时间型的正电子放射断层摄影(Positron Emission  Tomography：PET)系统的重要的构成要素是用于测量由检测器检测到 的光子的到达时间的时间数字转换器。被测量的时间能够用于在响应 线上制作边界。该边界能够用于推定发生正电子放射事件的位置。随 着TDC的精度的上升，边界变得更紧密，提供更准确的位置信息。

基于延迟列的TDC的精度依存于延迟列的采样步骤的时间的长 度。在延迟列TDC中，采样步骤可能根据依存于电路的物理限制的相 当量而变动。根据情况，有时观察到最高10次的变动。

为了提高涵盖基于单一边缘延迟列的TDC的时间精度，能够将大 的偏移编入TDC来利用，但芯片上的电路的速度存在由于显著的制造 导致的变动。这变动对从TDC电路总体中提取最大限度的精度而应该 使用的边缘间的最优延迟产生影响。因此，为了提高安装于所有的芯 片的TDC的时间精度，需要校正制造变动。

现有技术文献

专利文献

专利文献1

发明内容

本发明要解决的问题在于，提供一种能够提高TDC的时间精度的 插入延迟的装置、核医学成像装置、插入延迟的方法以及校正方法。

实施方式的插入延迟的装置是对时间数字电路(TDC)的开始信号 插入延迟的装置，包含：信号生成电路、多个搬送元件、以及延迟列 电路。信号生成电路构成为生成开始信号。多个搬送元件列状地连接， 搬送元件分别具备接收停止信号的输入。延迟列电路包含从多个搬送 元件中选择出的1个或者多个延迟模块、连接于延迟模块中的至少一 个与信号生成电路之间的至少一根反馈线以及多个启动输入，其中， 多个启动输入分别设置于延迟模块分别对应的一个。延迟列电路构成 为由启动输入来接收且根据选择延迟量的延迟选择信号而生成延迟 量，以及构成为向还构成为对开始信号编入延迟的信号生成电路提供 所选择的量的延迟。

附图说明

图1是对根据一实施方式的基于列的亚稳定性环形振荡器的时间 数字电路(TDC)导入传播延迟的装置的概略图。

图2是对根据一实施方式的基于列的亚稳定性环形振荡器的时间 数字电路(TDC)导入传播延迟的装置的动作的概略图。

图3是对根据一实施方式的基于列的亚稳定性环形振荡器的时间 数字电路(TDC)导入传播延迟的装置的另一概略图。

图4是实施方式所涉及的核医学成像装置的一个例子的说明图。

图5是表示实施方式所涉及的控制台装置的结构的一个例子的框 图。

图6A是表示对基于亚稳定性环形振荡器列的时间数字电路(TDC) 的开始信号插入延迟的步骤的流程图。

图6B是表示在编入了所决定的延迟之后，执行时间数字转换的步 骤的流程图。

图7是表示决定基于一实施方式的最优延迟的步骤的流程图。

图8是表示基于一实施方式的计算机设备的图。

具体实施方式

结合附图考察时，通过参照以下的详细的说明，能够进一步理解， 因此，能够容易地得到在本说明书中记载的实施方式的更完全的认识 和其附属的优点。在本说明书中记载的实施方式整体上与用于亚稳定 性环形振荡器的时间数字转换器(TDC)设备的延迟电路、和提高测量 精度以及分辨率的关联技术相关。另外，本发明与美国专利第8，222， 607号说明书相关联，通过参照这些内容来在本说明书中引用。

在一实施方式中，记载了对基于亚稳定性环形振荡器列的时间数 字电路(TDC)的开始信号插入延迟的装置。插入延迟的装置包含：信 号生成电路，其生成开始信号；多个搬送元件，它们列状地连接，其 中，搬送元件分别具备接收停止信号的输入；延迟列电路，其包含从 多个搬送元件中选择的一个或者多个延迟模块；至少一根反馈线，其 连接于延迟模块中的至少一个以及信号生成电路之间；多个启动输入， 各输入设置于延迟模块分别对应的一个。延迟列电路根据通过启动输 入接收来选择延迟量的延迟选择信号生成延迟量。延迟列电路还将所 选择的量的延迟向信号生成电路供给。信号生成电路将延迟编入开始 信号。

另外，在一实施方式中，记载了以下装置，具备：信号生成电路， 其构成为生成时间数字电路(TDC)的开始信号；多个搬送元件，它们 列状地连接，分别具备接收停止信号的输入；延迟列电路，上述延迟 列电路包含：从上述多个搬送元件中选择的1个或者多个延迟模块； 至少一根反馈线，其连接于上述延迟模块中的至少一个和上述信号生 成电路之间；多个启动输入，它们设置于上述延迟模块分别对应的一 个，上述延迟列电路构成为根据由上述启动输入接收且选择延迟量的 延迟选择信号而生成延迟量，以及构成为向还构成为对上述开始信号 编入上述延迟的上述信号生成电路提供上述选择的量的延迟。

根据插入延迟的装置的另一实施方式，信号生成电路对信号的边 缘间的开始信号编入延迟。

根据插入延迟的装置的另一实施方式，装置还包含时间决定电路， 上述时间决定电路根据从延迟元件各自转送的状态信息来决定事件发 生的时间。

根据插入延迟的装置的另一实施方式，延迟选择信号对各延迟模 块表示各延迟模块是否成为生成延迟的状态。

根据插入延迟的装置的另一实施方式，信号生成电路包含至少一 个触发器。

根据插入延迟的装置的另一实施方式，各延迟模块包含至少一个 基于硬件的查找表(Look Up Table：LUT)。

根据插入延迟的装置的另一实施方式，各延迟模块包含至少一个 触发器。

根据插入延迟的装置的另一实施方式，延迟选择信号通过用户输 入决定。

根据插入延迟的装置的另一实施方式，延迟选择信号为了TDC通 过决定最优的传播延迟的算法决定。

在一实施方式中，记载了对基于亚稳定性环形振荡器列的时间数 字电路(TDC)的开始信号插入延迟的方法。插入延迟的方法包含：接 收表示应该编入开始信号的延迟量的决定的延迟选择信号的步骤；根 据延迟选择信号对一个或者多个延迟模块进行活性化的步骤，其中， 一个或者多个延迟模块是从列状地连接的多个搬送元件中选择的模 块；通过向一个或者多个延迟模块中的被活性化的一个发送延迟信号 来生成延迟的步骤；向构成为生成开始信号并编入延迟信号的信号生 成电路转送延迟信号的步骤。

根据插入延迟的方法的另一实施方式，插入延迟的方法还包含： 在信号生成电路中接收延迟信号的步骤；生成在开始信号中包含延迟 信号的开始信号的步骤；将通过生成步骤生成的开始信号向列状地连 接的多个搬送元件转送的步骤；在多个搬送元件的各个中接收停止信 号的步骤；将针对每一个搬送元件的状态信息向根据状态信息决定事 件发生的时间的时间决定电路转送的步骤。

根据插入延迟的方法的另一实施方式，生成步骤包含使延迟信号 通过一个或者多个延迟模块中的被活性化的之一，直到延迟信号到达 被指定为最终延迟模块的延迟模块为止，各延迟模块通过接着一个或 者多个延迟模块中的被活性化的一个来生成延迟的步骤。

根据插入延迟的方法的另一实施方式，反馈线连接于最终的延迟 模块。

根据插入延迟的方法的另一实施方式，反馈线连接于信号生成电 路。

根据插入延迟的方法的另一实施方式，延迟生成步骤还包含通过 使开始信号通过一个或者多个延迟模块中被活性化的一个逻辑阵列块 查找表(LUT)来生成延迟的步骤。

在一实施方式中，记载了校正基于亚稳定性环形振荡器列的时间 数字电路(TDC)的方法。方法包含：接收表示编入开始信号的延迟量 的决定的延迟选择信号的步骤；根据延迟选择信号对一个或者多个延 迟模块进行活性化的步骤，在此，一个或者多个延迟模块是从列状地 连接的多个搬送元件中选择的模块；通过使延迟信号通过一个或者多 个延迟模块中的被活性化的一个生成延迟的步骤；对构成为生成开始 信号并编入延迟信号的TDC的信号生成电路转送延迟信号的步骤；为 了得到针对延迟选择信号的评估值，而使用延迟选择信号测量TDC的 性能的步骤；为了得到针对所考虑的各延迟选择信号的对应的评估值， 重复针对所考虑的各延迟选择信号的接收步骤、活性化步骤、生成步 骤、转送步骤以及测量步骤的步骤；决定所考虑的延迟选择信号中的 哪一信号带来最高评估值的步骤。

一般而言，基于本实施方式的时间数字转换器(TDC)设备包含分 别生成与开始信号以及停止信号对应的时间周期所对应的值的至少一 个延迟列电路。

在本实施方式中，为被安装为设置于可编程的逻辑设备，例如， 设置于现场可编程门阵列(Field Programmable Gate Arrays：FPGA) 的亚稳定性环形振荡器延迟列的TDC提供校正电路。

亚稳定性环形振荡器用于在信号上生成多重过渡。多重过渡的各 个与环形振荡器输入具有一定的时间关系。基于延迟列的TDC的精度 依存于延迟列的采样步骤的时间的长度。在延迟列TDC的基于FPGA 的实施中，这些采样步骤可能变动到相当大的量。通过利用亚稳定性 环形振荡器，多个边缘经由多重碰撞TDC的列来传播。随着以大的容 积(bin)测量一个边缘，其接着的边缘或者多个边缘以更小的容积测 量。

在本实施方式中，提供能够校正被安装为在可编程的逻辑设备 (即，FPGA)上的列的前头具备可触发的亚稳定性环形振荡器的单一 的多重碰撞可检测延迟列的TDC的方法。由于制造变动和延迟列的抽 头延迟的不均匀性(例如，内部逻辑阵列块延迟对FPGA上的内部逻辑 阵列块延迟)造成的对于硅设备的传播延迟的固有的差异，固定环形 振荡器周期不一定在不同的物理模的全域提供最优性能。在本实施方 式中，提供能够修正亚稳定性环形振荡器电路的周期的方法。从而， 通过调节环形振荡器周期，来校正传播的边缘间的时间提供最优间隔， 提供对于延迟列的构造的非线形性的校正。

以下，参照附图，类似的参照编号在几个附图中，表示同一或者 对应的零件。图1是对根据一实施方式的基于列的亚稳定性环形振荡 器的时间数字电路(TDC)导入传播延迟的装置的概略图。更具体而言， 图1是基于FPGA的亚稳定性环形振荡器的时间数字电路的概略图。该 电路能够用于提供向振动信号导入延迟的校正电路和执行时间数字转 换的双方。

如图1所示，提供包含多个高速搬送列元件10A-n的TDC列。各 高速搬送列元件10A-n包含至少一个FPGA安装的n位查找表(LUT)6、 标准的全加法器电路、以及D型触发器(flip-flop)7等逻辑元件。 触发器执行TDC的停止功能。停止信号是向触发器的时钟信号。亚稳 定性振荡器信号通过生成电路2生成。

图1的高速搬送列元件10A-n作为特定用途集成电路 (Application Specific Integrated Circuit：ASIC)、FPGA、或 者其他的复杂可编程逻辑器件(Complex Programmable Logic  Device：CPLD)，通过各种逻辑门来安装。在FPGA或者CPLD的安装 例中，作为成组的计算机可读命令，设备以VHDL(VHSIC Hardware  Description Language：超高速集成电路硬件记述语言)、Verilog、 或者任意的其他的硬件记述语言进行编码化。计算机可读命令能够直 接保存于FPGA或CPLD的电子存储部，或者保存于独立的电子存储部。 另外，电子存储器是ROM(Read Only Memory：只读存储器)、EPROM (Electrically Programmable Read Only Memory：电可编程序只读 存储器)、EEPROM(Electrically Erasable Programmable Read Only  Memory：电可擦只读存储器)或者闪存(FLASH、注册商标)存储器 等非易失性的即可。电子存储器还可以是静态RAM或者动态RAM等易 失性的。微控制器或者微处理器等处理装置为了管理电子存储器和 FPGA或者CPLD与电子存储器之间的相互作用而设置。

高速搬送列元件10A-n中的至少一个作为输入包含有效信号8A-n。 有效信号8A-n用于对振动信号导入延迟。信号线14提供导入延迟的 反馈线的例子。反馈线14也可以配置于高速搬送列元件10A-n中的任 一个或者每一个。各高速搬送列元件10A-n用于对信号导入特定的或 者规定的量的延迟。

如图2所示，“RO＿Start”信号输入5被输入到TDC列10A-n 的前头。各高速搬送列元件10A-n包含构成为当维护各启动信号8A-n 时，使“RO＿Start”信号通过高速搬送列元件的执行输出的至少一个 FPGA LUT。根据以独热码方式维护的启动信号8A-n，所考虑的各组合 从“RO＿Start”输入向环形振荡器反馈提供不同的传播延迟。利用启 动信号8A-n认定(assertions)的不同的组合，作为整体得到向TDC 提供最优时间精度性能的组合。

如图2所示，启动信号“1000”表示第1高速搬送列元件10A被 启动。在图2所示的第1例子中，信号此时通过提供延迟21的高速搬 送列元件10A-10D。在与启动信号“0010”相关联的第2例子中，启 动生成更少量的延迟22的第3高速搬送列元件10C。在这些例子中， 反馈线14被配置于高速搬送列元件10D。但是，反馈线14能够配置 于高速搬送列元件10A-n中的任一个或者每一个。在另一例子中，启 动信号的第1个“1”表示向延迟列的输入，启动信号的第2个“1” 表示延迟列的输出。从而，当启动信号是“1001”时，第1高速搬送 列元件10A作为输入进行活性化，高速搬送列元件10D作为延迟列的 最后的元件被活性化。

示出了单一的环形振荡器列，但申请人确认能够将多个列包含于 系统的情况。在这样的实施方式中，为了以最终时间值到达微处理器 或者其他的计算电路，例如，能够通过平均化的方法来组合来自不同 的列的结果。

在基于FPGA的安装例中，利用FPGA设备的高速搬送列构架。这 些高速搬送列作为在TDC中使用的延迟列的延迟头来利用。通过将亚 稳定性环形振荡器输出发送至多重逻辑阵列块(Logic Array Block： LAB)查找表(LUT)6，从而，发送至LUT6的各个启动信号8A-n对与 朝向亚稳定性环形振荡器的反馈路径14相关联的不同的传播延迟的 路径进行活性化处理，能够在亚稳定性环形振荡器输出的上升沿与下 降沿之间带来可编程的延迟。

图2所示的多重逻辑阵列块(LAB)查找表(LUT)6构成为使用 FPGA来安装，当对各启动信号8A-n进行活性化处理时，使“RO＿Start” 信号5通过高速搬送列元件10A-n。通过利用启动8A-n活性化所考虑 的所有的组合，从而能够决定作为整体提供TDC的最优时间精度性能 的组合。TDC电路的精度通过导入已知的时间(例如，从函数生成器) 的开始和停止的信号对来测量。如上所述，当是启动信号8A-n的各构 成时，在所提供的构成中，如通过TDC测量的那样生成开始与停止之 间的时间的直方图。时间值的分布来自直方图。对分布进行分析，结 构的质量基于根据分布计算的几个测量基准。在测量基准的例子中， 包含标准偏差或者半高全宽(Full Width Half Max：FWHM)，但并不 限定于此。这些测量基准测量分布的“宽度”。此时，希望更小的“宽 度”。

为了传播而使用的路径动态地变更结构，因此，根据经验是已知 的。外部源(例如，规定的软件应用)设定构成。源设定构成，因此， 源知道现在的构成。

图3是对根据一实施方式的基于列的亚稳定性环形振荡器的时间 数字电路(TDC)导入传播延迟的装置的另一概略图。更具体而言，图 3是表示执行使用高速搬送列(FCC)元件10A-n的时间数字转换的系 统的图。如图所示，通过输入30接收将由图2所示的延迟步骤生成的 延迟包含其中的开始信号TDC＿start。亚稳定性环形振荡器将具有多 重边缘的信号输入到列10A-n。停止信号作为时钟信号来提供，在时 钟信号提供停止信号的瞬间使高速搬送列元件的状态冻结。接着，为 了决定事件的时间。将高速搬送列元件10A-n的各个的状态向CPU (Central Processing Unit：中央处理单元)、或者若干其他的超小 型运算处理装置或者电路输出。CPU、超小型运算处理装置或者电路安 装有根据高速搬送列元件10A-n的各个的状态信息决定事件发生的时 间的时间决定电路。

上述的TDC列例如能够安装于PET系统。但是，上述的TDC列并 不限定于用于PET系统内。在那样的飞行时间型的PET系统中，TDC 列一般以ps(picosecond：皮秒)的范围的精度授予时间标记。

PET系统用等市售的γ射线检测器包含与透明的光导体连接的闪 烁晶体的阵列。该晶体使闪烁光分布于排列在透明的光导体一面的光 电倍增管(Photomultiplier Tube：PMT)的阵列一面。来自位于相 同的区域的PMT的信号大致在模拟区域中进行合计，接着，根据合计 出的信号或者事件的前缘测量时间。

图4是表示核医学成像装置的一个例子的说明图。如图4所示， 作为PET系统的核医学成像装置的一个例子，存在PET-CT装置100。 在图4中，200表示PET扫描仪，300表示X射线CT扫描仪，400表 示床，401表示载置被检体的顶板，402表示被检体。PET-CT装置100 具有PET扫描仪200、X射线CT扫描仪300、床400、控制台装置500。 图4中的X方向表示载置于图4的顶板401的被检体402的体轴方向。 Y方向表示与X方向直行的水平面上的方向。Z方向表示垂直方向。

床400具有载置被检体402的顶板401。另外，在图4中虽然没 有图示，但床400具有使顶板401移动的床控制部。床控制部通过控 制台装置500进行控制，使载置于顶板401的被检体402向PET-CT 装置100的摄影口内移动。

PET扫描仪200内置多个对来自用于重建PET图像的γ射线的光 进行计数的光子计数(Photon Counting)方式的γ射线检测器。多个 γ射线检测器以被检体402的体轴为中心配置在环上。例如，γ射线 检测器从载置于顶板401的被检体402的体外，检测从被检体402的 体内放射的一对γ射线(湮没γ射线)。

具体而言，每当γ射线检测器对γ射线进行计数，PET扫描仪200 收集包含表示检测γ射线的γ射线检测器的位置的检测位置、γ射线 入射至γ射线检测器的时刻的能量值、以及γ射线检测器检测到γ射 线的检测时间的计数信息。在该检测时间的收集中，使用上述的TDC。 由此，PET-CT装置100重建描绘出重粒子线的路径的PET图像。

X射线CT扫描仪300具有：X射线管，照射用于重建X射线CT 图像的X射线；X射线检测器，检测由X射线管照射的X射线。在X 射线CT扫描仪300中，X射线管向被检体402照射X射线，X射线检 测器检测透过了被检体402的X射线。具体而言，X射线CT扫描仪300 以被检体402的体轴为中心一边旋转，一边由X射线管照射X射线，X 射线检测器检测X射线。换而言之，X射线CT扫描仪300以被检体402 的体轴为中心一边旋转一边从多方向向被检体照射X射线，检测由于 透过被检体402被被检体402吸收并减弱的X射线。将通过对由X射 线检测器检测到的X射线进行放大处理或AD转换处理等而生成的数据 称为“X射线投影数据”。X射线CT扫描仪300收集X射线投影数据 和检测生成X射线投影数据所使用的X射线的检测位置。

图5是表示实施方式所涉及的控制台装置的结构的一个例子的框 图。控制台装置500根据通过X射线CT扫描仪300收集到的信息对X 射线CT图像进行重建。另外，控制台装置500使用通过PET扫描仪 200收集到的计数信息生成同时计数信息，根据生成的同时计数信息 重建PET图像。以下，针对基于控制台装置500的对PET图像进行重 建的处理或对X射线CT图像进行重建的处理，可以使用任意的方法执 行，简单地进行说明。

在图5所示的例子中，为了便于说明，除了控制台装置500之外， 还将PET扫描仪200、X射线CT扫描仪300、以及放射线照射装置600 一起显示，如图5所示，控制台装置500具有输入输出部510和控制 部540。另外，控制台装置500为了对X射线CT图像进行重建，具有 X射线投影数据存储部530和X射线CT图像重建部531。另外，控制 台装置500为了对PET图像进行重建，具有计数信息收集部520、计 数信息存储部521、同时计数信息生成部522、位置信息存储部523、 同时计数信息存储部524、PET图像重建部525。另外，在实施方式中， 针对在1台控制台装置500中重建X射线CT图像和PET图像的情况进 行说明。但是，实施方式还能够适用于X射线CT图像的重建和PET 图像的重建在各个控制台装置中进行的情况。

输入输出部510与控制部540连接。输入输出部510从利用放射 线治疗装置的利用者接受各种指示，将所接受的各种指示向控制部 540发送。另外，输入输出部510从控制部540接收信息，将接收的 信息输出给利用者。例如，输入输出部510是键盘、鼠标、麦克风、 显示器、扬声器等。另外，针对通过输入输出部510接受的信息或指 示的细节或通过输入输出部510输出的信息的细节，在此省略说明。

控制部540具有存储规定各种处理步骤等的程序的内部存储器， 控制各种处理。例如，控制部540是ASIC、FPGA、CPU、MPU(Micro  Processing Unit)等电子电路。控制部540控制放射线治疗装置整体 的处理。具体而言，控制部540通过控制PET扫描仪200以及X射线 CT扫描仪300，来控制PET-CT装置100进行的摄影。另外，控制部 540控制放射线照射装置600，以使得按照治疗计划从多方向连续地或 者间歇地照射重粒子线。

另外，控制部540控制控制台装置500中的PET图像重建处理以 及X射线CT图像重建处理。另外，控制部540将PET图像、X射线CT 图像、PET图像以及X射线CT图像的重叠图像等显示于输入输出部510 的显示器。

X射线投影数据存储部530存储从X射线CT扫描仪300发送的X 射线投影数据。X射线CT图像重建部531例如通过FBP(Filtered Back  Projection)法对X射线投影数据存储部530所存储的X射线投影数 据进行反投影处理，来重建X射线CT图像。

计数信息收集部520根据多个检测器210输出的计数结果收集计 数信息保存于计数信息存储部521。即，在计数信息收集部520中， 在计数信息中的检测时间的收集中，使用上述的TDC。计数信息收集 部520依次接收在PET扫描仪200中收集到的计数信息，将接收到的 计数信息保存于计数信息存储部521。另外，计数信息收集部520也 可以设置于PET扫描仪200内。

计数信息存储部521存储通过计数信息收集部520保存的计数信 息。计数信息存储部521例如是RAM或闪存存储器(Flash Memory) 等半导体存储器元件、或者硬盘、光盘等存储装置。计数信息存储部 521与“模块ID”建立对应，存储“闪烁体编号”、“能量值”以及 “检测时刻”。另外，“模块ID”是用于唯一地决定多个检测器的各 个的信息。

同时计数信息生成部522将存储于计数信息存储部521的计数信 息中，检测时刻的差处于时窗的2个计数信息的组合作为大致同时对 湮没γ射线进行计数的同时计数信息来生成。

具体而言，同时计数信息生成部522根据由操作者指定的同时计 数信息生成条件生成同时计数信息。例如，在同时计数信息生成条件 中包含时窗。时窗表示对一对γ射线的双方进行计数时的两个检测时 刻的差的上限。

如果是从正电子放射核素同时放射出的一对γ射线，则一对γ射 线所包含的γ射线的各个的检测时刻不管是同时，还是不同时，2个 检测时刻的差都非常小。基于该情况，同时计数信息生成部522通过 使用时窗，来防止生成错误的同时计数信息。

例如，以使用时窗“10纳秒”，同时计数信息生成部522生成同 时计数信息的情况为例进行说明。此时，同时计数信息生成部522参 照每个“模块ID”的“检测时刻(T)”，在模块间检索两个检测时 刻的差为“时窗：10纳秒”以内的计数信息的组合。

在此，将检索检测时刻处于时窗以内的组合的情况称为 “Coincidence Finding”。另外，将通过同时计数信息生成部522 生成的同时计数信息的列表称为“Coincidence List”。

另外，作为同时计数信息生成条件，也可以设定能窗。预先知道 正电子通过湮灭而放射的一对γ射线的能量值。例如，在18F、15O、 11C等中，放射“511keV”的γ射线。因此，如果是从正电子放射核 素同时放射的γ射线，则能量值在规定的范围内。基于该情况，同时 计数信息生成部522能够通过使用能窗(energy window)，除去不是 从正电子放射核素放射出的一对γ射线的计数信息并生成同时计数信 息，从而能够防止生成错误的同时计数信息。这样，通过设定同时计 数信息生成条件，从而能够进行除去偶发同时计数的随机校正、用于 除去将散射的γ射线的计数信息作为同时计数信息来生成的散射校 正、用于校正检测器间的灵敏度的差异的灵敏度校正等。

并且，同时计数信息生成部522将所生成的同时计数信息保存于 同时计数信息存储部524。例如，同时计数信息存储部524是RAM或 闪存存储器等半导体存储器元件、或者硬盘、光盘等存储装置。

PET图像重建部525从同时计数信息存储部524读出通过同时计 数信息生成部522生成的同时计数信息，使用读出的同时计数信息重 建PET图像。具体而言，PET图像重建部525将同时计数信息作为γ 射线的投影数据，根据γ射线的投影数据使用迭代近似法，来重建PET 图像。另外，作为迭代近似法，存在通过改良MLEM(Maximum Likelihood  Expectation Maximization)法或MLEM法的算法来大幅度地缩短会 聚时间的OSEM(Ordered Subset MLEM)法。另外，通过PET图像重 建部525重建的PET图像通过控制部540的控制，显示于输入输出部 510的显示器。

对每个PMT，存在测量各PMT的信号的振幅而使用的独立的电子 路径即可。该路径能够包含滤波器和模拟数字转换器 (Analog-to-Digital Converter：ADC)。滤波器、一般而言，带通 滤波器用于优化测量值的信噪比，在基于ADC的向数字信号的转换之 前执行反走样(anti-aliasing)功能。ADC是自由运行型即可。例如， 当以100MHz执行时，中央运算处理装置执行数字积分。或者，ADC也 可以是峰值感知型。ADC以及TDC的输出提供给CPU并进行处理。处 理步骤包含推定来自ADC输出的能量以及位置和来自每个事件的TDC 输出的到达时间的步骤，根据事先的校正，包含几个校正步骤的利用， 能够提高能量、位置、以及时间的推定精度。

对于本领域的技术人员而言不言而喻，CPU能够安装为ASIC、 FPGA、或者其他的CPLD那样的个别逻辑门。FPGA或者CPLD的安装以 VHDL、Verilog、或者其他的任意的硬件描述语言进行编码化即可。编 码直接存储于FPGA或者CPLD内，或者存储于作为独立的电子存储器 的电子存储器。另外，电子存储器是ROM、EPROM、EEPROM或者闪存存 储器等非易失性的即可。电子存储器还可以是静态RAM或者动态RAM 等易失性的。微控制器或者微处理器等处理装置为了管理电子存储器、 和FPGA或者CPLD与电子存储器之间的相互作用而设置即可。

或者，CPU也可以安装为保存在上述的电子存储器中的任一个、 和硬盘驱动器、CD(Compact Disc：光盘)、DVD(Digital Versatile  Disc：数字多用途盘)、优盘或者任意的其他的既知的存储介质的双 方或者一方的一组计算机可读指令。另外，计算机可读指令作为来自 美国的Intel公司的Xenon处理器(注册商标)或者来自美国的AMD (Advanced Micro Devices：超微半导体)公司的Opteron处理器(注 册商标)、以及微软VISTA(注册商标)、UNIX(注册商标)、Solaris (注册商标)、LINUX(注册商标)、Apple(注册商标)、MAC-OSX (注册商标)等操作系统、以及本领域的技术人员周知的其他的操作 系统等处理装置同时执行的应用程序、背景程式、或者操作系统的构 成要素、或者它们的组合来提供即可。

一旦由CPU进行处理，则被处理后的信号进行向电子存储部的保 存以及通过显示部进行显示的双方或者一方。对于本领域的技术人员 而言不言而喻，电子存储部是硬盘驱动器、CD-ROM驱动器、DVD驱动 器、优盘、RAM、ROM、或者技术上周知的任意的其他的电子存储部即 可。显示部安装为LCD(Liquid Crystal Display：液晶显示)显示 装置、CRT(Cathode Ray Tube：阴极射线管)显示装置、等离子显示 装置、OLED(Organic Light Emitting Display：有机发光显示装置)、 LED(Light Emitting Display：发光显示装置)、或者技术上周知的 任意的其他的显示装置即可。因此，在本说明书中记载的电子存储部 以及显示部的说明仅仅是一个例子，并没有限定本改善的范围。

在其他的实施方式中，CPU还能够执行用于决定对于TDC列的最 优的传播延迟的计算。从而，CPU为了使用反馈控制或者其他的类似 的机构，提高所安装的TDC的时间精度，能够决定对列增加的传播延 迟的量。在这样的实施方式中，启动信号8A-n通过CPU输出，被输入 至各高速搬送列模块。

图6A是表示对基于亚稳定性环形振荡器列的TDC的开始信号插入 延迟的方法的图。例如，该流程图的处理由控制部540(参照图5)或 CPU1004(参照图8)来执行。

在步骤S100中，与启动信号8A-n对应，接收表示编入开始信号 的延迟量的决定的延迟选择信号。

在步骤S101中，一个或者多个延迟模块根据延迟选择信号进行活 性化，在此，一个或者多个延迟模块从高速搬送列元件10A-n中的列 中选择。

在步骤S102中，通过使延迟信号通过根据延迟选择信号进行活性 化的一个或者多个延迟模块中的至少一个来生成延迟。如上所述，被 活性化的延迟模块能够被决定为是最初导入延迟信号的延迟模块。从 而，当延迟信号被导入从第1模块10A进一步下降的列的延迟模块时， 例如，如图2的例子所示的那样，当将信号导入模块10C时，由延迟 步骤得到的延迟变得更短(与延迟21相比较参照延迟22)。

在步骤S103中，生成开始信号，向在该生成中将延迟信号编入开 始信号的信号生成电路2转送延迟信号。

图6B是表示所决定的延迟通过一实施方式编入之后，执行时间数 字转换的步骤的图。例如，该流程图的处理由控制部540(参照图5) 或CPU1004(参照图8)进行控制来执行。

在步骤S104中，延迟信号通过信号生成电路接收。

在步骤S105中，通过信号生成电路2生成将延迟信号包含于开始 信号的开始信号。

在步骤S106中，生成的开始信号经由输入5向高速搬送列元件 10A-n的列转送。

在步骤S107中，停止信号由多个高速搬送列元件10A-n的各个接 收。

在步骤S108中，将对于高速搬送列元件的各个的状态信息向根据 状态信息决定事件发生的时间的时间决定电路转送。

图7是表示校正基于亚稳定性环形振荡器列的TDC的方法的图。 例如，该流程图的处理由控制部540(参照图5)或CPU1004(参照图 8)执行。

在步骤S200中，接收表示编入开始信号的延迟量的决定的延迟选 择信号(与启动信号8A-n对应)。

在步骤S201中，一个或者多个延迟模块根据延迟选择信号进行活 性化处理。在此，一个或者多个延迟模块是从高速搬送列元件10A-n 的列中选择的模块。

在步骤S202中，通过使延迟信号通过根据延迟选择信号进行活性 化处理的一个或者多个延迟模块中的至少一个来生成延迟。

在步骤S203中，生成开始信号，向在该生成中将延迟信号编入开 始信号的信号生成电路2转送延迟信号。

在步骤S204中，为了得到对于延迟选择信号的评估值，使用延迟 选择信号测量各TDC的性能。延迟选择信号或者选择信号组为了决定 对于(单个或者多个)延迟选择信号的评估值，与TDC系统的输出结 果进行比较。评估值与(单个或者多个)延迟选择信号建立关联来记 录。

在步骤S205中，为了对所考虑的每个延迟选择信号或者对每个选 择信号的组以一个评估值这样的状态得到多个评估值，对所考虑的每 个延迟选择信号或者对每个组合重复步骤S201～S204。这些评估值的 各个与各个信号或者多个信号建立关联来记录。

在步骤S206中，决定(单个或者多个)所考虑的延迟选择信号中 的哪一信号带来最高评估值。如上所述，能够使用将成为已知的时间 (例如，从函数生成器)的对的开始和停止的信号导入系统的技术， 评估各种延迟构成。如上所述，当是由启动0＿n以及启动1＿n的对 构成的各构成时，开始与停止之间的时间的直方图以通过所提供的结 构由TDC进行测量。该生成也可以使用安装了直方图生成程序的微处 理器来执行。时间值的分布来自直方图。对分布进行分析，构成的质 量基于根据分布计算的测量基准。测量基准的例子包含标准偏差或者 半峰全宽(FWHM)，但并不限定于此。为了得到最优延迟而决定的选 择信号或者多个信号接着用于得到对于TDC步骤的最优延迟。

延迟选择信号的优化以及生成等处理的某一种部分能够使用具备 至少1台微处理器的任何计算机或者处理装置来执行或者辅助。对于 本领域的技术人员不言而喻，计算机处理装置能够安装为特定用途集 成电路(ASIC)、现场可编程门阵列(FPGA)、或者其他的复杂可编 程逻辑器件(CPLD)等个别逻辑门。FPGA或者CPLD的安装以VHDL、 Verilog、或者其他的任意的硬件描述语言进行编码化即可。编码直接 保存在FPGA或者CPLD内中，或者保存在作为独立的电子存储器的电 子存储器。另外，电子存储器是ROM、EPROM、EEPROM或者闪存存储器 等非易失性的即可。电子存储器还可以是静态RAM或者动态RAM等易 失性的。微控制器或者微处理器等处理装置为了管理电子存储器和 FPGA或者CPLD与电子存储器之间的相互作用而设置。

或者，计算机处理装置能够执行包含在本说明书中记载的功能的 计算机可读的指令的一组的计算机程序。在此，程序存储于上述非暂 时性电子存储器以及硬盘装置的双方或者一方、CD、DVD、优盘或者其 他的所有的既知的存储介质中的任一个。另外，计算机可读指令作为 来自美国的Intel公司的Xenon处理器或者来自美国的AMD公司的 Opteron处理器、以及微软VISTA、UNIX、Solaris、LINUX、Apple、 MAC-OSX等操作系统、以及本领域的技术人员周知的其他的操作系统 等处理装置同时执行的应用程序、背景程式、或者操作系统的构成要 素、或者它们的组合来提供即可。

并且，实施方式的某一特征能够使用基于计算机的系统(图8) 来执行。计算机1000包含用于通信信息的总线B或者其他的通信机构 和与用于对信息进行处理的总线B连结的处理装置/CPU1004。计算机 1000为了保存通过处理装置/CPU1004执行的指令以及信息，还包含与 总线B连结的随机存取存储器(RAM)或者其他的动态存储装置(例如， 动态RAM(DRAM)、静态RAM(SRAM)、以及同步(synchronous)DRAM (SDRAM))等主存储器/存储单元1003。另外，存储单元1003能够 用于在CPU1004进行的指令的执行中保存暂时的变量或者其他的中间 信息。计算机1000为了CPU1004，为了保存静态信息以及指令，还包 含与总线B连结的只读存储器(ROM)或者其他的静态存储设备(例如， 可编ROM(PROM)、可擦PROM(EPROM)、电可擦PROM(EEPROM))。

计算机1000为了控制大容量存储装置1002、以及驱动器装置1006 (例如，软盘驱动器，只读光盘驱动器、读写光盘驱动器、光盘点唱 机、磁带驱动器、以及可拆卸光磁性驱动器)等用于保存信息以及指 令的一个或者多个存储设备，还能够包含与总线B连结的磁盘控制器。 存储设备还能够使用合适的设备接口(例如，小型计算机系统接口 (Small Computer System Interface：SCSI)、用于将硬盘连结于 计算机的标准(Integrated Device Electronics：IDE)、强化IDE (Enhanced IDE：EIDE)、直接存储器访问(Direct Memory Access： DMA)，或者超DMA)，增加给计算机1000。

计算机1000还能够包含特定目的逻辑设备(例如，特定用途集成 电路(ASIC)、或者可设定的逻辑设备(例如，简单可编程逻辑设备 (Simple Programmable Logic Devices：SPLD)、复杂可编程逻辑 器件(CPLD)、以及现场可编程门阵列(FPGA))。

计算机1000为了将信息显示给计算机用户，为了控制阴极射线 管(CRT)等显示器，还能够包含与总线B连结的显示器控制器。计算 机系统为了进行与计算机用户的对话、以及向处理装置的信息提供， 包含键盘以及定位设备等输入设备。定位设备例如是用于将方向信息 以及命令选择向处理装置进行通信，控制显示器上的光标的移动的鼠 标、轨迹球、或者定位杆。另外，打印机能够通过计算机系统提供能 够进行保存以及生成的双方或者一方的数据的打印列表。

计算机1000根据执行存储单元1003等存储器所包含的一个或者 多个指令中的一个或者多个序列的CPU1004来执行本实施方式的处理 步骤的至少一部分。这样的指令从大容量存储部1002或者可拆卸的介 质1001等另一计算机可读介质读入存储单元。为了执行存储单元1003 所包含的一系列的指令，也可以在多重处理机构内采用一个或者多个 处理装置。在另一实施方式中，也可以代替软件指令，或者与其组合 来使用基于布线的电路。这样，实施方式并不限定于硬件电路与软件 的任何特有的组合。

如上所述，计算机1000包含按照本实施方式的说明进行编程的指 令，且包含在本说明书中记载的数据构造、表、记录、或者其他的数 据的至少一个计算机可读介质1001或者存储器。作为计算机可读介质 的例子，只读光盘、硬盘、软盘、磁带、光磁盘、PROM(EPROM、EEPROM、 闪存EPROM)、DRAM、SRAM、SDRAM、或者其他的任意的磁性介质、只 读光盘(例如，CD-ROM)、或者计算机可读的其他的任意的介质。

本实施方式包含保存于计算机可读介质中的任一个或者它们的组 合中的软件，该软件为了执行本实施方式而驱动设备或者多个设备， 且为了与人机用户进行对话，启动主处理单元1004而控制主处理单元 1004。在这样的软件中，包含设备驱动器、操作系统、开发工具、以 及应用软件，但并不限定于此。这样的计算机可读介质还包含用于执 行当实施实施方式时所执行的处理步骤的全部或者一部分(当划分处 理步骤时)的本实施方式的计算机程序产品。

包含能够翻译成脚本、机械语言的程序、动态链接库(dynamic  link libraries：DLL)、Java类、以及能够完全执行的程序，但并 不限定于此的本实施方式的介质的计算机符号化要素也可以是能够翻 译处理为或者执行为任何机械语言的符号化机构。另外，为了得到更 优的性能、可靠性、以及费用的全部或者任一个，也可以对本实施方 式的处理步骤的部分进行划分。

在本说明书中使用的用语“计算机可读介质”是指对CPU1004提 供指令并执行时所相关的所有的介质。计算机可读介质能够取包含非 易失性介质或者易失性介质的多个形态，但并不限定于此。非易失性 介质例如包含大容量存储装置1002或者可拆卸的介质1001等光学、 磁盘、以及光磁盘。易失性介质包含存储单元1003等动态存储器。

当执行一个或者多个指令的一个或者多个序列时，为了执行，能 够将各种形式的计算机可读介质包含于CPU1004。例如，指令假设最 初由远程计算机的磁盘进行处理。与总线B连结的输入接收数据将数 据放置于总线B。总线B将数据向存储单元1003搬送。CPU1004从存 储单元取出指令并执行。存储单元1003接收到的指令在CPU1004执行 前后任意地保存于大容量存储装置1002。

计算机1000还包含与总线B连结的通信接口1005。通信接口1004 例如具备与局域网(Local Area Network：LAN)、或者连接于因特网 等其他的通信网络的网络连结的双方向数据通信。例如，通信接口 1005也可以是安装于任意的信息包交换LAN的网络接口卡。作为另一 个例子，通信接口1005也可以用于提供向对应的种类的通信线路的数 据通信连接的非对称型数字用户线路(Asymmetrical Digital  Subscriber Line：ADSL)卡、综合数字通信网(Integrated Services  Digital Network：ISDN)卡、或者调制调解器。还能够无线连接。在 这样的安装例中，通信接口1005发送接收搬送表示各种信息的数字数 据流的电气、电磁性、或者光的信号。

网络一般通过一个或者多个网络向其他的数据设备提供数据通 信。例如，网络能够通过局域网(例如，LAN)，或者通过经由通信网 络提供通信服务的服务提供者(service provider)所运营的设备提 供向其他的计算机的连接。局域网以及通信网络例如使用搬送数字数 据流的电气、电磁性、或者光的信号、和相关联的物理层(例如，CAT5 电缆、同轴电缆，光纤等)。另外，网络能够提供向个人用数字辅助 装置(Personal Digital Assistant：PDA)、笔记本电脑(laptop  computer)、或者手机等移动设备的连接。

在上述的说明中，应该将流程图内的所有的处理、说明；或者框 理解为表示模块、部件、或者标号的一部分的信息，其中，该模块包 含用于进行特定的逻辑功能、或者处理中的步骤的一个或者多个可执 行指令。对于本领域的技术人员而言不言而喻，还包含其他实施例， 该其他实施例包括下述情形，即，在本改善示例的实施方式的范围内， 以与示例或讨论的顺序不同的顺序来执行功能，根据相关联的功能性， 将该功能实质上同时执行、或者以相反的顺序执行的情形。

虽然说明了本发明的几个实施方式,但这些实施方式是作为例子 而提示的,并不意图限定本发明的范围。这些实施方式能够以其他的各 种方式进行实施，在不脱离发明的要旨的范围内，能够进行各种的省 略、置换、变更。这些实施方式或其变形与包含于发明的范围或要旨 中一样，包含于权利要求书记载的发明及其均等的范围中。