具有与有源区分隔开的电容器的半导体布置

摘要

本发明公开的一种半导体布置包括有源区，该有源区包括半导体器件。该半导体布置包括电容器，该电容器具有第一电极层、第二电极层以及位于第一电极层和第二电极层之间的绝缘层。至少三个介电层位于电容器的底面和有源区之间。本发明还公开了具有与有源区分隔开的电容器的半导体布置。

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及具有与有源区分隔开的 电容器的半导体布置。

背景技术

除了其他方面以外，电容器对存储电路内的电荷是有用的。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了 一种半导体布置，包括：

有源区，包括半导体器件；以及

电容器，具有第一电极层、第二电极层以及位于所述第一电极层和所 述第二电极层之间的绝缘层，至少三个介电层位于所述电容器的底面和所 述有源区之间。

在可选实施例中，至少一个介电层位于所述电容器的底面和设置在所 述有源区之上的位线之间。

在可选实施例中，所述电容器的高度和所述电容器的宽度的高宽比介 于约5至约25的范围内。

在可选实施例中，所述电容器的高度介于约250nm至约1200nm的范 围内。

在可选实施例中，所述电容器的宽度介于约30nm至约200nm的范围 内。

在可选实施例中，所述电容器在2个介电层至10个介电层之间延伸。

在可选实施例中，介于1个和5个之间的介电层位于所述电容器之上。

在可选实施例中，至少一个氧化物层位于所述电容器之上。

根据本发明的另一方面，还提供了一种半导体布置，包括：

有源区，包括半导体器件；以及

电容器，具有第一电极层、第二电极层以及位于所述第一电极层和所 述第二电极层之间的绝缘层，至少一个介电层位于所述电容器的底面和设 置在所述有源区之上的位线之间，其中，所述电容器的高度和所述电容器 的宽度的高宽比介于约5至约25的范围内。

在可选实施例中，至少三个介电层位于所述电容器的底面和所述有源 区之间。

在可选实施例中，所述电容器的高度介于约250nm至约1200nm的范 围内。

在可选实施例中，所述电容器的宽度介于约30nm至约200nm的范围 内。

在可选实施例中，所述电容器在2个介电层至10个介电层之间延伸。

在可选实施例中，介于1个和5个之间的介电层位于所述电容器之上。

在可选实施例中，至少一个氧化物层位于所述电容器之上。

根据本发明的又一方面，还提供了一种形成半导体布置的方法，包括：

在至少一个介电层的顶面的上方和所述至少一个介电层中的开口内形 成第一电极层，使得至少三个介电层位于所述开口内的所述第一电极层的 底面和所述半导体布置的有源区之间；

去除位于所述顶面上方的所述第一电极层的表面部分；

在所述第一电极层和所述顶面的上方形成绝缘层；以及

在所述绝缘层的上方形成第二电极层。

在可选实施例中，所述的方法包括：在去除所述第一电极层的所述表 面部分之前，在所述第一电极层的上方形成BARC层。

在可选实施例中，所述方法包括：从所述第一电极层去除所述BARC 层。

在可选实施例中，所述方法包括：在所述第二电极层的上方形成至少 一个介电层。

在可选实施例中，所述方法包括：在所述第二电极层的上方形成至少 一个氧化物层。

附图说明

当结合附图进行阅读时，从下面详细的描述可以理解本发明的方面。 应该理解，不必按比例绘制附图中的元件和/或结构。因此，为了清楚地讨 论，各个部件的尺寸可以任意增大和/或减小。

图1示出了根据一个实施例的半导体布置的一部分；

图2示出了根据一个实施例的半导体布置的一部分；

图3示出了根据一个实施例的半导体布置的一部分；

图4示出了根据一个实施例的半导体布置的一部分；

图5示出了根据一个实施例的半导体布置的一部分；

图6示出了根据一个实施例的半导体布置的一部分；

图7示出了根据一个实施例的半导体布置的一部分；

图8示出了根据一个实施例的半导体布置的一部分；

图9示出了根据一个实施例的半导体布置的一部分；

图10示出了根据一个实施例的半导体布置的一部分；

图11示出了根据一个实施例的半导体布置的一部分；

图12示出了根据一个实施例的半导体布置的一部分；

图13示出了根据一个实施例的半导体布置的一部分；以及

图14示出了根据一个实施例形成半导体布置的方法。

具体实施方式

现在根据附图描述所要求保护的主题，其中，在整篇描述中，相同的 参考数字通常用于指相同的元件。在下面的描述中，为了说明的目的，阐 述了很多具体细节，以便提供对所要求保护的主题的理解。但是，显而易 见的是，在没有这些具体细节的情况下也可实践所要求保护的主题。在其 他实例中，以框图的形式示出了结构和器件，以便描述所要求保护的主题。

本文中提供了用于形成半导体布置的一种或多种技术以及由此形成的 最终结构。

图1是示出根据一些实施例的半导体布置100的一部分的透视图。在 一个实施例中，半导体布置100形成在衬底区102之上。衬底区102包括 多种材料，诸如硅、多晶硅、锗或它们的组合等。根据一些实施例，衬底 区102包括外延层、绝缘体上硅（SOI）结构、晶圆、或由晶圆形成的管芯 等。

根据一些实施例，半导体布置100包括逻辑区110和有源区120。在 一个实施例中，逻辑区110形成在衬底区102上或衬底区102内。在一些 实施例中，逻辑区110包括在逻辑区110内电连接的一个或多个逻辑接触 件112。以诸如通过单镶嵌工艺、双镶嵌工艺等的多种方式形成逻辑接触 件112。

根据一些实施例，有源区120包括一个或多个DRAM单元（未示出）。 在一个实施例中，有源区120形成在衬底区102上或衬底区102内。在一 些实施例中，有源区120包括形成在衬底区102上或内的半导体器件122。 在一些实施例中，半导体器件122包括栅极区124、源极/漏极区126等。 在一个实施例中，一个或多个STI区128形成在衬底区102内。在一些实 施例中，有源区120包括电连接至源极/漏极区126的一个或多个接触件 130。

在一些实施例中，半导体布置100包括形成在衬底区102和半导体器 件122上方的一个或多个介电层140。根据一些实施例，一个或多个介电 层140包括第一介电层140a、第二介电层140b、第三介电层140c、第四介 电层140d和第五介电层140e，虽然预期有多个介电层。在一些实施例中， 至少一个介电层140包括具有中等或低介电常数的标准介电材料，诸如 SiO₂。在一些实施例中，介电层140包括具有相对高的介电常数的介电材 料。以多种方式形成介电层140，诸如通过热生长、化学生长、原子层沉 积（ALD）、化学汽相沉积（CVD）、等离子体增强化学汽相沉积（PECVD） 等。

在一些实施例中，半导体布置100包括将介电层140分隔开的一个或 多个蚀刻停止层144。在一些实施例中，蚀刻停止层144停止介电层140 之间的蚀刻工艺。根据一些实施例，蚀刻停止层144包括具有与介电层140 不同的蚀刻选择性的介电材料。在一些实施例中，至少一个蚀刻停止层144 包括SiN、SiCN、SiCO、CN或它们的组合等。以多种方式形成蚀刻停止 层144，诸如通过热生长、化学生长、原子层沉积（ALD）、化学汽相沉 积（CVD）、等离子体增强化学汽相沉积（PECVD）等。

在一些实施例中，半导体布置100包括位线150。在一个实施例中， 位线150延伸穿过第四介电层140d。根据一些实施例，位线150包括金属 材料且通过接触件152连接至源极/漏极区126。

在一些实施例中，半导体布置100包括一个或多个金属接触件160。 在一个实施例中，金属接触件160延伸穿过第三介电层140c或第四介电层 140d。在一些实施例中，金属接触件160包括第一金属接触件160a和第二 金属接触件160b。以多种方式形成金属接触件160，诸如通过单镶嵌工艺、 双镶嵌工艺等。在一些实施例中，金属接触件160通过接触件130连接至 源极/漏极区126。

参见图2，根据一些实施例，第一掩模层200形成在第一介电层140a 的上方。在一些实施例中，第一掩模层200覆盖逻辑区110和部分有源区 120。以多种方式形成第一掩模层200，诸如例如通过沉积、化学汽相沉积 （CVD）或其他合适的方法。第一掩模层200包括多种材料，该多种材料 包括氧化物、氧化硅、氮化物、氮化硅、Si₃N₄或它们的组合等。

在一些实施例中，诸如通过蚀刻图案化第一掩模层200以形成第一掩 模开口202和第二掩模开口204。在一个实施例中，第一掩模开口202形 成在第一金属接触件160a的上方。在一些实施例中，第二掩模开口204形 成在第二金属接触件160b的上方。

参见图3，根据一些实施例，在至少一些介电层140中形成第一开口 300和第二开口302。第一开口300和第二开口302以多种方式形成，诸如 通过图案化和蚀刻第一介电层140a和第二介电层140b。根据一些实施例， 用于蚀刻穿过第一介电层140a和第二介电层140b的至少一个的蚀刻化学 剂包括C₅F₈、C₄F₆、N₂、Ar或它们的组合等。在一些实施例中，用于蚀刻 穿过第一介电层140a和第二介电层140b的至少一个的蚀刻时间为约3分 钟至约5分钟。在一些实施例中，用于蚀刻穿过第一介电层140a和第二介 电层140b之间的蚀刻停止层144的蚀刻化学剂包括CF₄、N₂、Ar或它们的 组合等。

在一些实施例中，通过定时蚀刻、终点检测工艺或它们的组合等控制 第一开口300的第一深度310。在一些实施例中，第一深度310介于约250nm 至约1200nm的范围内。在一些实施例中，通过定时蚀刻、终点检测工艺 或它们的组合等控制第二开口302的第二深度312。在一些实施例中，第 二深度312介于约250nm至约1200nm的范围内。

参见图4，根据一些实施例，第一电极层400形成在第一开口300和 第二开口302内以及第一介电层140a的上方。第一电极层400以多种方式 形成，诸如例如通过原子层沉积（ALD）、溅射、热蒸发、化学汽相沉积 （CVD）等。根据一些实施例，在第一介电层140a的顶面404的上方形成 第一电极层400的表面部分400。在一些实施例中，第一电极层400包括 导电材料，诸如Ti、TiN、Ta、TaN、TaC、W、Ir、Ru、Pt、铝、铜、多 晶硅或它们的组合等。在一个实施例中，第一电极层400电连接至第一金 属接触件160a和第二金属接触件160b。

在一些实施例中，第一电极层400包括在第一开口300和第二开口302 的底部的底面410。根据一些实施例，至少三个介电层140位于底面410 和有源区120之间。在一个实施例中，底面410和有源区120之间的至少 三个介电层140包括第三介电层140c、第四介电层140d和第五介电层140e。 根据一些实施例，至少一个介电层140位于底面410和设置在有源区120 之上的位线150之间。在一个实施例中，底面410和位线150之间的至少 一个介电层140包括第三介电层140c。

参见图5，在一些实施例中，底部抗反射涂（BARC）层500形成在第 一电极层400的上方。BARC层500包括多种材料，该多种材料包括硅、 SiOC、其他半导体材料等。在一些实施例中，BARC层500形成在第一开 口300和第二开口302内。

参见图6，在一些实施例中，诸如通过湿蚀刻、干蚀刻等去除BARC 层500和第一电极层400的表面部分402。在一些实施例中，用于蚀刻穿 过BARC层500且从第一电极层400去除BARC层500的蚀刻化学剂包括 CF4、CHF₃、CH₂F₂、SF₆、O₂、N₂、Ar、He、Cl₂或它们的组合等。在一些实 施例中，化学机械抛光（CMP）工艺用于去除BARC层500的至少一些和第 一电极层400的表面部分402（如图4所示）。在一些实施例中，在去除第一 电极层400的表面部分402之前，在第一电极层400的上方形成BARC层500 （如图5所示）。

参见图7，在一些实施例中，绝缘层700形成在第一电极层400和第 一介电层140a的顶面404上。在一些实施例中，绝缘层700包括具有相对 高的介电常数的介电材料。在一些实施例中，绝缘层700包括具有中等或 低介电常数的标准介电材料，诸如SiO₂。绝缘层700以多种方式形成，诸 如通过热生长、化学生长、原子层沉积（ALD）、化学汽相沉积（CVD）、 等离子体增强化学汽相沉积（PECVD）等。在一些实施例中，绝缘表面部 分702形成在第一介电层140a的顶面404的上方。

根据一些实施例，第二电极层720形成在第一开口300和第二开口302 内以及绝缘层700的上方。虽然示出了两个电极层400、720，但是预期可 有多个电极层。第二电极层720以多种方式形成，诸如例如通过原子层沉 积（ALD）、溅射、热蒸发、化学汽相沉积（CVD）等。在一些实施例中， 第二电极层720包括导电材料，诸如Ti、TiN、Ta、TaN、TaC、W、Ir、 Ru、Pt、铝、铜、多晶硅或它们的组合等。在一些实施例中，电极表面部 分722形成在绝缘层700的绝缘表面部分702和顶面404的上方。根据一 些实施例，绝缘层700位于第一电极层400和第二电极层720之间。

在一些实施例中，电容器750包括第一电极层400、绝缘层700和第 二电极层。虽然示出了两个电容器750，但预期可有多个电容器750。在一 些实施例中，电容器750延伸在2个介电层140至10个介电层140之间。 在一些实施例中，测量从第一电极层400的底面410到第二电极层720的 顶面762的电容器750的高度760。在一些实施例中，电容器750的高度 760介于约250nm至约1200nm之间。

在一些实施例中，测量第二电极层720的相对侧面772a、772b之间的 电容器750的宽度770。在一些实施例中，电容器750的宽度770介于约 30nm至约200nm之间。根据一些实施例，电容器750的高宽比表示电容 器750的高度760和电容器750的宽度770的比。在一些实施例中，电容 器750的高宽比介于约5至约25之间。

参见图8，根据一些实施例，第二掩模层800形成在电容器750的第 二电极层720的上方。在一些实施例中，第二掩模层800覆盖有源区120。 第二掩模层800以多种方式形成，诸如例如通过沉积、化学汽相沉积（CVD） 或其他合适的方法。第二掩模层800包括多种材料，该多种材料包括氧化 物、氧化硅、氮化物、氮化硅、Si₃N₄或它们的组合等。

在一些实施例中，图案化和蚀刻第二掩模层800以形成第二掩模开口 802。在一个实施例中，第二掩模开口802形成在第二电极层720的电极表 面部分722和绝缘层700的绝缘表面部分702的上方。

参见图9，根据一些实施例，诸如通过湿蚀刻、干蚀刻等去除第二掩 模层800、第二电极层720的电极表面部分722和绝缘层700的绝缘表面 部分702。在一些实施例中，用于去除电极表面部分722和绝缘表面部分 702中的至少一个的蚀刻化学剂是有足够选择性的，以不去除第一介电层 140a或逻辑接触件112。

参见图10，根据一些实施例，蚀刻停止层1000形成在第二电极层720 和第一介电层140a的上方。在一些实施例中，蚀刻停止层1000包括SiN、 SiCN、SiCO、CN或它们的组合等。蚀刻停止层1000以多种方式形成，诸 如通过热生长、化学生长、原子层沉积（ALD）、化学汽相沉积（CVD）、 等离子体增强化学汽相沉积（PECVD）等。

根据一些实施例，介电层1010形成在蚀刻停止层1000以及电容器750 的第二电极层720的上方。在一个实施例中，介电层1010包括具有中等或 低介电常数的标准介电材料，诸如SiO₂。在一些实施例中，介电层1010 包括具有相对高的介电常数的介电材料。介电层1010以多种方式形成，诸 如通过热生长、化学生长、原子层沉积（ALD）、化学汽相沉积（CVD）、 等离子体增强化学汽相沉积（PECVD）等。根据一些实施例，介于1个和 5个之间的介电层1010位于电容器750之上。

根据一些实施例，BARC层1020形成在介电层1010的上方。BARC 层1020包括多种材料，该多种材料包括硅、SiOC、其他半导体材料等。

参见图11，根据一些实施例，诸如通过湿蚀刻、干蚀刻等去除BARC 层1020。在一些实施例中，在去除BARC层1020之后，在介电层1010和 蚀刻停止层1000中形成第一开口1100和第二开口1102。

根据一些实施例，在第一开口1100中形成拾取接触件（pick up contact） 1120。在一个实施例中，拾取接触件1120延伸穿过介电层1010和蚀刻停 止层1000。在一些实施例中，拾取接触件1120与绝缘层700和第二电极 层720相接触。拾取接触件1120以多种方式形成，诸如通过单镶嵌工艺、 双镶嵌工艺等。

根据一些实施例，通孔接触件1122形成在第二开口1102中。在一个 实施例中，通孔接触件1122延伸穿过介电层1010和蚀刻停止层1000。在 一些实施例中，通孔接触件1122与逻辑接触件112相接触。通孔接触件 1122以多种方式形成，诸如通过单镶嵌工艺、双镶嵌工艺等。

图12示出了第二示例半导体布置1200。根据一些实施例，第二半导 体布置1200包括逻辑区110、有源区120、半导体器件122、介电层140、 电容器750等。

根据一些实施例，如图9所示，在去除第二掩模层800、第二电极层 720的电极表面部分722和绝缘层700的绝缘表面部分702之后，形成了 蚀刻停止层1000、1210和氧化物层1250。在一些实施例中，蚀刻停止层 1000形成在第二电极层720和第一介电层140a的上方。在一些实施例中， 蚀刻停止层1000、1210包括具有与第一介电层140a不同的蚀刻选择性的 介电材料。在一些实施例中，蚀刻停止层1000、1210包括SiN、SiCN、SiCO、 CN或它们的组合等。蚀刻停止层1000、1210以多种方式形成，诸如通过 热生长、化学生长、原子层沉积（ALD）、化学汽相沉积（CVD）、等离 子体增强化学汽相沉积（PECVD）等。

在一些实施例中，至少一个氧化物层1250形成在蚀刻停止层1000、 1210之间且在电容器750的第二电极层720之上。在一些实施例中，氧化 物层1250以多种方式形成，诸如例如通过沉积、化学汽相沉积（CVD）或 其他合适的方法。氧化物层1250包括多种材料，该多种材料包括氧化物、 氧化硅、氮化物、氮化硅、氮氧化物、SiO₂或它们的组合等。

根据一些实施例，BARC层1270形成在氧化物层1250的上方。BARC 层1270包括多种材料，该多种材料包括硅、SiOC、SiON、其他半导体材 料等。

参见图13，根据一些实施例，诸如通过湿蚀刻、干蚀刻等去除BARC 层1270。在一些实施例中，在去除BARC层1270之后，在氧化物层1250 和蚀刻停止层1000、1210中形成第一开口1300和第二开口1302。

根据一些实施例，拾取接触件1320形成在第一开口1300中。在一个 实施例中，拾取接触件1320延伸穿过氧化物层1250和蚀刻停止层1000、 1210。在一些实施例中，拾取接触件1320与绝缘层700和第二电极层720 相接触。拾取接触件1320以多种方式形成，诸如通过单镶嵌工艺、双镶嵌 工艺等。

根据一些实施例，通孔接触件1322形成在第二开口1302中。在一个 实施例中，通孔接触件1322延伸穿过氧化物层1250和蚀刻停止层1000、 1210。在一些实施例中，通孔接触件1322与逻辑接触件112相接触。通孔 接触件1322以多种方式形成，诸如通过单镶嵌工艺、双镶嵌工艺等。

图14示出了根据一些实施例的形成半导体布置（诸如半导体布置100、 1200）的方法1400。在步骤1402中，在至少一个介电层140的顶面404 的上方以及至少一个介电层140中的开口300、302内形成第一电极层400， 这样使得至少三个介电层140c、140d、140e位于开口300、302内的第一 电极层400的底面410和半导体布置100、1200的有源区120之间。在步 骤1404中，去除位于顶面404上方的第一电极层400的表面部分402。在 步骤1406中，绝缘层700形成在第一电极层400和顶面404的上方。在步 骤1408中，第二电极层720形成在绝缘层700的上方。

根据一些实施例，半导体布置100、1200包括电容器750，其中，至 少三个介电层140c、140d、140e位于第一电极层400的底面410和半导体 布置100、1200的有源区120之间。在一些实施例中，位线150的高度相 对于有源区120比较低，这样降低了位线150和电容器750之间的电阻 （R_b）。同样地，也降低了寄生电容（C_b）。

在一个实施例中，半导体布置包括有源区，有源区包括半导体器件。 在一个实施例中，半导体布置包括电容器，电容器具有第一电极层、第二 电极层以及位于第一电极层和第二电极层之间的绝缘层。在一个实施例中， 至少三个介电层位于电容器的底面和有源区之间。

在一个实施例中，半导体布置包括有源区，有源区包括半导体器件。 在一个实施例中，半导体布置包括电容器，电容器具有第一电极层、第二 电极层以及位于第一电极层和第二电极层之间的绝缘层。在一个实施例中， 至少一个介电层位于电容器的底面和设置在有源区之上的位线之间。在一 个实施例中，电容器的高度和电容器的宽度的高宽比介于约5和约25之间。

在一个实施例中，形成半导体布置的方法包括：在至少一个介电层的 顶面的上方和至少一个介电层的开口内形成第一电极层，这样使得至少三 个介电层位于开口内的第一电极层的底面和半导体布置的有源区之间。在 一个实施例中，该方法包括去除位于顶面上方的第一电极层的表面部分。 在一个实施例中，该方法包括在第一电极层和顶面的上方形成绝缘层。在 一个实施例中，该方法包括在绝缘层上方形成第二电极层。

尽管已经使用针对结构特征或方法步骤的语言描述了主题，但是应该 理解，所附权利要求的主题不必限于上述的特定特征或步骤。更确切地说， 上述特定特征和步骤公开为实现至少一些权利要求的实例形式。

本文提供了实施例的不同操作。描述的一些或所有操作的顺序不应该 被解释为暗示着这些操作必须是顺序依赖的。应该知道，可选顺序具有本 描述的优点。此外，应该理解，不是所有操作都必须存在于本文提供的每 个实施例中。并且，也应该理解，在一些实施例中，不是所有操作都是必 须的。

应该理解，为了简化和便于理解的目的，本文描述的层、区域、部件、 元件等示出为具有相对于彼此的特定尺寸，诸如例如结构尺寸和/或方位并 且在一些实施例中，相同部件的实际尺寸与本文示出的显著不同。此外， 存在多种技术用于形成本文提到的层、区域、部件、元件等，诸如例如注 入技术、掺杂技术、旋涂技术、溅射技术、生长技术（诸如热生长）和/或 沉积技术（诸如化学汽相沉积（CVD））。

此外，本文使用的术语“示例性”是指用作实例、例子、例证等，且 不必是有益的。本申请中所使用的“或”旨在指包含的“或”而不是排他 的“或”。此外，除非另有说明或从上下文语境中清楚地表明为单数形式， 本申请和所附权利要求中所使用的“一”和“一个”通常被解释为是指“一 个或多个”。并且，A和B的至少一个等通常指A或B或者A和B。此外， 在一定程度上使用“包括”、“具有”、“有”、“带有”或其变体，这 样的术语旨在以类似于术语“包括”的方式是包含的。并且，除非另有说 明，否则“第一”、“第二”等不旨在暗示时间方面、空间方面、顺序等。 更确切地说，这样的术语仅用作用于部件、元件、物件等的标识、名称等。 例如，第一区域和第二区域通常对应于A区域和B区域或者两个不同或两 个相同区域或者相同类型的区域。

并且，虽然相对于一个或多个实现方式示出和描述了本发明，但是， 基于阅读和理解本说明书和附图，本领域的技术人员能够想到等同改变和 更改。本发明包括所有这样的更改和改变且仅由下面的权利要求的范围限 定本发明。特别地，关于由上述组件（例如，元件、资源等）执行的各种 功能，除非另有说明，用于描述这样的组件的术语对应于执行特定功能（例 如，功能等同）的任何组件，即使与公开的结构非结构等同。此外，虽然 仅相对于若干实现方式中的一个公开了本发明的特定部件，这样的部件可 以根据用于任何给定或特定应用的需要和优点与其他实现方式的一个或多 个其他部件结合。