MOSFET源极/漏极区中的δ掺杂层

摘要

本发明公开的晶体管包括栅极端子、源极端子和漏极端子。源极和漏极端子中的至少一个具有分层结构，分层结构包括端子层和中间层。端子层具有顶面和底面。中间层位于端子层内，位于顶面和底面之间并且与顶面和底面间隔开，中间层定向为垂直于电流，并且小于端子层厚度的十分之一。所述端子层和所述中间层包括共同的半导体化合物以及共同的掺杂剂，并且中间层中的掺杂剂的浓度在端子层中的掺杂剂的平均浓度的十倍以上。本发明还提供了MOSFET源极/漏极区中的δ掺杂层。

说明书

技术领域

本发明涉及晶体管的构造和制造，更具体地，涉及晶体管的外延生长端子。

背景技术

通过使用金属有机化学汽相沉积（MOCVD）难以实现原位高n型III-V 掺杂（>1x10²⁰/cm³）生长。较低的n型III-V源极/漏极端子具有较高的接触电 阻和较低的器件性能。

发明内容

本发明实施例提供的晶体管包括栅极端子、源极端子和漏极端子。源 极和漏极端子中的至少一个具有包括端子层和中间层的分层结构。端子层 具有顶面和底面。中间层在端子层内、位于顶面和底面之间并与顶面和底 面分隔开，中间层被定向为与电流相垂直，并且小于端子层厚度的十分之 一。端子层和中间层包括共同的半导体化合物和共同的掺杂剂，中间层中 的掺杂剂的浓度为端子层中的掺杂剂的平均浓度的十倍以上。

根据本发明的一个方面，提供了一种晶体管，包括：

栅极端子；

源极端子；以及

漏极端子；

其中，所述源极端子和所述漏极端子中的至少一个具有分层结构，所 述分层结构包括：

具有顶面和底面的端子层；以及

位于所述端子层内的中间层，所述中间层位于所述顶面和所述底 面之间并且与所述顶面和所述底面分隔开，所述中间层定向为与电流相垂 直、并且小于所述端子层的厚度的十分之一；以及

其中，所述端子层和所述中间层包括共同的半导体化合物和共同的掺 杂剂，并且所述中间层中的掺杂剂的浓度比所述端子层中的掺杂剂的平均 浓度大十倍以上。

在可选实施例中，所述半导体化合物为III-V化合物。

在可选实施例中，所述III-V化合物为InGaAs。

在可选实施例中，所述掺杂剂为n型掺杂剂。

在可选实施例中，所述掺杂剂为硅。

在可选实施例中，所述端子层中的掺杂剂的浓度在整个所述端子层中 是均一的。

在可选实施例中，所述端子层在所述中间层上方具有一个均一的掺杂 浓度并且在所述中间层下方具有不同的均一的掺杂浓度。

在可选实施例中，所述端子层具有从所述端子层的一个端表面至所述 端子层的相对的端表面平滑增加的掺杂浓度。

在可选实施例中，所述中间层为一个原子层厚度。

在可选实施例中，所述源极端子和所述漏极端子都具有分层结构。

在可选实施例中，所述源极端子和所述漏极端子具有相同的结构。

在可选实施例中，所述中间层与所述底面的间距是所述中间层与所述 顶面的间距的两倍。

在可选实施例中，所述中间层为第一中间层，并且所述晶体管还包括 一个或多个额外的中间层，每个所述额外的中间层都在所述端子层内、位 于所述顶面和所述第一中间层之间并且与所述顶面和所述第一中间层分隔 开，每个所述额外的中间层均定向为垂直于电流，每个所述额外的中间层 的厚度小于所述端子层的厚度的十分之一，并且包括共同的半导体化合物 和共同的掺杂剂，每个所述额外的中间层的掺杂浓度均为所述端子层的平 均掺杂浓度的至少十倍。

在可选实施例中，所述第一中间层具有与所述一个或多个额外的中间 层中的至少一个不同的掺杂浓度。

在可选实施例中，所述第一中间层具有与所述一个或多个额外的中间 层中的至少一个不同的厚度。

在可选实施例中，所述端子层和所述中间层是外延生长的。

在可选实施例中，所述共同的半导体化合物为InGaAs，所述掺杂剂为 硅，所述端子具有均一的约为5x10¹⁹/cm³的硅掺杂浓度，以及所述中间层 为一个原子层厚度并且具有约为1x10¹³/cm²的硅掺杂浓度。

根据本发明的另一方面，还提供了一种制造晶体管的源极端子或漏极 端子的方法，所述方法包括：

外延生长所述端子的下层；

在所述下层的上方外延生长所述端子的中间层；

在所述中间层的上方外延生长所述端子的上层；

其中，所述上层和所述下层共同构成端子层，并且所述中间层小于所 述端子层的厚度的十分之一，所述端子层和所述中间层包括共同的半导体 化合物和共同的掺杂剂，所述中间层中的掺杂剂的浓度比所述端子层中的 掺杂剂的平均浓度大十倍以上。

在可选实施例中，所述半导体化合物为III-V化合物并且所述掺杂剂为 n型掺杂剂。

在可选实施例中，所述中间层为一个原子层厚度。

附图说明

图1是第一MOSFET的图，第一MOSFET包括不具有中间层的源极和漏 极。

图2是第二MOSFET的图，第二MOSFET包括具有一个中间层的源极和 漏极。

图3是第三MOSFET的图，第三MOSFET包括具有两个中间层的源极和 漏极。

图4是能带图，示出了第一、第二和第三MOSFET的导带和价带边缘（Ec 和Ev）。

具体实施方式

图中示出的设备具有作为权利要求中引述的元件的例子的部分。设备 包括本领域技术人员能够如何制造和使用所要求的发明的例子。此处描述 它们以提供实现以及最佳模式然而并不施加权利要求中未引述的限制。

图1是第一示例半导体器件1的原理图，在该情况下第一示例半导体 器件1是第一场效应晶体管（FET），并且更具体地为金属氧化物半导体 FET（MOSFET）。该第一MOSFET包括连续层—衬底12、缓冲13、反向 阻挡14以及沟道15—每一连续层外延生长在前一层上方并覆盖前一层。 在该例子中，缓冲13是半绝缘体。反向阻挡14是包括InAlAs（indium  aluminum arsenide，砷化铝铟）化学化合物的半绝缘体。沟道15是包括 InGaAs（indium gallium arsenide，砷化铟镓）化学化合物的半导体材料， 掺杂有掺杂浓度为2x10¹⁸/cm³的硅。三个端子—栅极20、源极21和漏极 22—外延生长在衬底上方。

源极和漏极端子21、22各自包括对两个端子是共同（即，相同）的半 导体材料的端子层30。半导体材料可为III-V化合物，在这个例子中为 InGaAs。InGaAs掺杂了对两个端子是共同（即，相同）的掺杂剂。在这个 例子中，掺杂剂为n型掺杂剂（如图1中以“N+”所指示的），诸如硅。 硅掺杂剂的浓度在整个端子层30是均一的，为5x10¹⁹/cm³。源极和漏极21、 22各自在它们的顶端31处具有顶面并且在它们的底端32处具有底面。电 流可以从端部31和32的一个流到另一个。在这个例子中，端子层30的厚 度（从顶面31到底面32）为45nm。

图2是第二示例MOSFET2的图，其具有与第一MOSFET1（图1） 相似的构造。图2中的元件标注了与图1中的相应元件相同的参考数字。

第二MOSFET2具有与第一MOSFET1相同的源极和漏极端子层30。 第二MOSFET2与第一MOSFET1的不同在于，每个端子层30被中间层 40分隔。中间层40在端子层30内并且位于端子层的顶面31和底面32之 间并且与顶面31和底面32分隔开。中间层40与顶面31和底面32平行， 并且定向为与电流相垂直。

每个中间层40可小于端子层30的厚度的十分之一，并且小于六个原 子层厚度。也即，在这个例子中，其是一个原子层厚度的δ掺杂层。

中间层40将端子层30分隔为上层部分45U和下层部分45L。中间层 40覆盖下层部分45L并且位于上层部分45U下方。中间层40外延生长在 下层45L上方，并且上层部分45U外延生长在中间层40上方。

中间层40包括与端子层30相同的半导体化合物—InGaAs，并且掺杂 有与端子层30相同的掺杂剂—硅。然而，中间层40具有比端子层30的上 层部分45U以及下层部分45L的任一个的平均硅掺杂浓度水平高，甚至高 十倍的硅掺杂浓度。在这个例子中，中间层40的掺杂浓度为1x10^13/cm²。

在这个例子中，中间层40与底面32距离30nm并且与顶面31距离 15nm，这样，下层部分45L的厚度是上层部分45U的厚度的两倍。

薄的中间层40中的掺杂浓度是更厚的端子层30的掺杂浓度的十倍多。 这提供了相对于第一MOSFET1（图1）的接触电阻的减小，该第一MOSFET 1具有相同的端子层掺杂浓度，但是不具备中间层。为了实现与通过第二 MOSFET2中的中间层40所实现的相同的接触电阻的减小，则第一 MOSFET的端子层30的掺杂浓度必须以增量增加。第一MOSFET的端子 层30的体积浓度的增量增加将低于中间层40中的局部浓度增加，但是相 对于引入薄的中间层40，在制造工艺中更难实现。

图3是第三示例MOSFET3的图，其具有与第二MOSFET（图2）相 似的构造。图3中的元件标注了与图2中的相应元件相同的参考数字。

第三MOSFET3与第二MOSFET2的不同在于：端子层30被多个中 间层（而非被单个中间层）分隔，在本发明中为上部中间层和下部中间层 40L、40U。这些中间层40L、40U中的每个在端子层30中以使得分隔端子 层30，中间层40L、40U平行于端子层的顶面31和底面32，并且定向为 垂直于电流。

中间层40L、40U将端子层30分隔为多个部分，在本发明中为上层部 分45U、下层部分45L以及中间层部分45M。每个连续层元件—下层端子 层部分45L、下部中间层40L、中间端子层部分45M、上部中间层40U以 及上层端子层部分45U—外延生长在前一层元件上方并且覆盖在前一层元 件上。

每个中间层40L、40U包括与端子层30相同的半导体化合物—InGaAs， 并且掺杂有与端子层30相同的掺杂剂—硅。然而，每个中间层40L、40U 具有比端子层30的上层部分45U以及下层部分45L中的任一个的平均硅 掺杂浓度水平高，甚至高十倍的硅掺杂浓度。在这个例子中，中间层40L、 40U共享相同的掺杂浓度，在本发明中为1x10¹³/cm²。

在这个例子中，端子层的下层部分45L为30nm厚，中间层和上层端 子层部分各为7.5nm厚。因此，上部中间层40U居于顶面31和下部中间 层40L中间。

在其它例子中，可存在超过两个中间层40，中间层40可将端子层分 隔为超过三个部分45。中间层40可以以相同的间隔分隔开。端子层部分 45可为相同的厚度。

每个相继添加的中间层可具有比其下方的中间层相继更高的掺杂浓 度。可选地，每个相继添加的中间层可具有比其下方的中间层相继更低的 掺杂浓度。

图4为能带图，以eV相对于nm进行绘制。第一、第二和第三示例 MOSFET1、2、3的导带和价带边缘（Ec和Ev）分别标注为图中的曲线51、 52和53。垂直线60对应于源极/漏极端子层的顶面31。垂直线61对应于 上部中间层40U（图3）的位置。垂直线62对应于中间层40（图2）和40L （图3）。垂直线63对应于端子层的底面32的位置。

该能带图（图4）示出了每个额外的中间层40相继地降低能带隙，因 此降低了端子电阻。能带隙的降低是中间层40的数目的正向函数。

能带图还示出了源极/漏极和沟道区内的带边缘（Ec和Ev）的最低点 的位置（以距离顶面31的nm的形式），其转入图表的左边一段距离，该 距离为中间层的数目的正向函数。特别地，不具备中间层的第一MOSFET1 的最低点，位于沟道层15的基座（底面）处，在大约145nm处。具有一 个中间层40的第二MOSFET2的能带的最低点靠近端子层30的底部，在 大约40nm处。具有两个中间层40U、40L的第三MOSFET3的最低点， 位于顺着端子层30向上的路径的三分之二处，在大约15nm处。因此，如 上文所述的中间层的添加不仅是降低能带的方法，而且也是将能带的最低 点的位置朝向顶面31进行移动的方法。每个相继添加的中间层将能带的最 低点朝着端子层的顶面（位于0nm处）进行移动，这会相继地增加载流子 以及相应地降低电阻。

上面描述的以硅掺杂入源极/漏极区中的中间层结构可调节能带结构 和阻挡轮廓。该结构还可增加电子遂穿概率，并且在优化能带结构设计的 情况下进一步减小接触电阻。该结构可引起性价比更高的原位掺杂，并且 不要求额外的工艺，从而需要更少的掺杂化学物质。该结构可容易地与潜 在的器件性能增强相结合。

在上述例子中，掺杂浓度在整个端子层30中是均一的。因此，每个端 子层部分45U、45M、45L（图3）具有均一的掺杂浓度，并且所有端子层 部分的平均掺杂浓度相同。

在可选的例子中，掺杂浓度可在空间上变化。例如，掺杂浓度可具有 空间梯度，从端子层的底面32至端子层的顶面31平滑增加或者反之亦然。 掺杂浓度可平滑地从一端至另一端进行分级，被中间层40、40U、40L的 尖锐的浓度峰值阻断。梯度（单位距离的浓度改变）在整个端子层30的厚 度上可以是一致的。

在另一例子中，在各端子层部分45U、45M、45L内的掺杂浓度是均一 的，但是在一个端子层部分和另一个之间是不同的。在这种情况下，端子 层30在各中间层40、40L、40U上方具有一个均一的掺杂浓度，并且在相 应的中间层40、40L、40U下方具有不同的均一的掺杂浓度。在这样的例 子中，层部分45的平均掺杂浓度相互之间不同。

每一中间层40的掺杂浓度可大于与相应的中间层40邻接的两个邻近 层部分的平均掺杂浓度的十倍，或者大于整个端子层30的各层部分45U、 45M、45L的平均掺杂浓度的十倍。

在上面的例子中，源极21和漏极22具有相同的结构。在其它例子中， 源极和漏极可具有不同的结构，诸如中间层40的个数不同（例如，一个端 子具有两个中间层且其他端子具有一个中间层，或者一个端子具有至少一 个中间层40且其他端子不具有中间层）、中间层40的厚度和间距不同、 所使用的半导体化合物不同和/或所使用的掺杂剂不同。