法律状态公告日
法律状态信息
法律状态
2014-12-10
授权
授权
2012-10-10
实质审查的生效 IPC(主分类):H01L29/737 申请日:20120507
实质审查的生效
2012-08-22
公开
公开
技术领域
本发明涉及的是一种单晶InP基化合物半导体材料薄膜的外延结构,属于含有超晶格过渡层半导体单晶薄膜的外延生长技术领域。
背景技术
目前,高速的异质结双极晶体管主要有SiGe材料体系和InP材料体系两种,与SiGe材料体系相比,InP异质结双极晶体管,集电区电子速度比为3.5:1,基极电子扩散速度比为10:1,因此InP基DHBT具有更高的截止频率。InP异质结双极晶体管主要包含两种材料体系,即:InGaAs为基区的InGaAs/InP DHBT和GaAsSb为基区的GaAsSb/InP HBT 结构。与InGaAs/InP相比GaAsSb/InP 为II型的带结构,GaAsSb的导带位于InP导带之上,因此在基区和集电区之间不存在势垒,克服了电子阻塞效应,电子可以直接注入的集电极。与InGaAs/InP结构的DHBT相比,GaAsSb/InP结构大大简化了器件设计复杂性以及材料生长难度。但是,以GaAsSb材料为基区的DHBT结构,由于II型的带结构,在发射极和基极存在导带势垒尖峰,限制了电子从发射极到基极的输运,因此降低发射极和基极之间的导带势垒有助于提高器件的截止频率和最大振动频率。通过使用InAlAs作为发射极可以改善发射极性能,因为InAlAs/GaAsSb异质结为I型的带结构,电子可以由发射极直接注入到基极而不需要克服导带势垒。然而InAlAs的电子迁移率与InP相比低很多,迁移率的降低的直接结果是增大了发射极电阻,限制了器件截止频率的提高;
因此,设计生长迁移率高,且没有导带势垒尖峰的发射极,一方面:采用具有高迁移率的InP材料作为发射极,可有效的提高发射极电阻,另一方面:采用合适的发射极基极过渡层设计,消除发射极基极的导带势垒尖峰,使电子能够顺利由发射极输运至基极。
发明内容
本发明提出的是一种单晶InP基化合物半导体材料薄膜的外延结构,其目的是克服GaAsSb/InP DHBT发射极基极之间存在较大的势垒导带尖峰而影响电子从发射极到基极的输运问题,使能带由发射极宽带隙材料InP,平滑过渡到基极窄带隙GaAsSb层,消除发射极基极导带势垒尖峰;宽禁带的InP发射极如果直接与窄禁带的GaAsSb会形成导带势垒尖峰,通过引入超晶格过渡层,可使能带由发射极平滑过渡到基极。根据超晶格设计生长原理,量子阱的宽度决定了超晶格带隙,即:量子阱越窄超晶格带隙越宽,量子阱越宽超晶格
带隙越窄。
本发明的技术解决方案是:其结构是半绝缘单晶InP衬底上是一层InP缓冲层;InP缓冲层上是次集电极层;次集电极层上是集电极层;集电极层上是基极层;基极层上是超晶格过渡层;超晶格结构层上是发射极;发射极上是接触层;
其生长方法,包括以下步骤:
第一步 在半绝缘单晶InP衬底生长一层InP缓冲层;
第二步 在InP缓冲层上生长一层重n型掺杂InP作为次集电极层;
第三步 在重n型掺杂InP次集电极层上生长轻n型掺杂InP作为集电极层;
第四步 在轻n型掺杂InP集电极上生长重p型掺杂GaAsSb基极;
第五步 在GaAsSb基极层上生长n型掺杂的GaAsSb/InP超晶格过渡层;
第六步 在超晶格结构层上生长n型InP作为发射极;
第七步 在InP发射极上生长重掺杂n型InP作为接触层。
所述的缓冲层2是InP,厚度为200~300nm。
所述的重n型掺杂InP次集电极层3的厚度为200~300nm,掺杂浓度为1~3E19cm3 。
所述的n型轻掺杂InP集电极层4厚度为200~300nm,掺杂浓度为1~3E16cm3 ,温度为400~600℃范围内的任意一个温度。
所述的重p型掺杂GaAsSb基极5厚度为30~60nm,GaAsSb组分为0.4~0.6任意值,掺杂浓度4~8E19cm3,生长温度为350~550℃范围内的任意一个温度。
所述的超晶格过渡层为GaAsSb/InP超晶格6,超晶格的周期数10~40任意周期,超晶格能带由基区缓变至发射极,总厚度20~60nm。
所述的发射极7为n型InP,InP厚度为30~70nm,掺杂浓度为1~4E17cm-3。
所述的重掺杂n型InP接触层8,厚度为100~300nm,掺杂浓度为1~4E19cm-3。
本发明具有以下优点:1)GaAsSb/InP DHBT简化了材料结构设计;2)从宽带隙InP发射极一侧,采用超晶格结构可以使能带平滑过渡到基极一侧,消除了发射极基极导带势垒尖峰,是电子平滑过渡到基极;3)II型的带结构,消除了基极集电极之间的导带势垒尖峰。
附图说明
附图1是本发明的GaAsSb基DHBT薄膜的外延结构及生长方法的原理示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
一种GaAsSb基 DHBT外延结构及生长方法,其特征是它包括以下步骤:
第一步 在半绝缘单晶InP衬底1生长一层InP缓冲层2;
第二步 在InP缓冲层2上生长一层重n型掺杂InP作为次集电极3;
第三步 在重n型掺杂InP次集电极层3上生长轻n型掺杂InP作为集电极4;
第四步 在轻n型掺杂InP集电极层4上生长重p型掺杂GaAsSb基极5;
第五步 在GaAsSb基极层5上生长n型掺杂的GaAsSb/InP超晶格过渡层6;
第六步 在超晶格结构层6上生长n型InP作为发射极7;
第七步 在InP发射极7上生长重掺杂n型InP作为接触层8 。
本发明的GaAsSb基DHBT单晶薄膜的结构示意图如图1。
下面结合具体的应用例对本发明作进一步的说明。
实施例1:
1)选择半绝缘单晶InP衬底,利用MBE技术生长;
2)生长之前衬底加热到300℃,烘烤30分钟;
3)将衬底放入生长腔室,在P气氛保护下,升温至540℃,除氧化膜;
4)降温至500℃,打开In快门生长200nm厚的InP缓冲层;
5)开Si快门生长掺杂的InP次集电极200nm,集电极200nm;
6)降温至450℃生长Sb组分为0.5的GaAsSb基极厚度为50nm,C掺杂;
7)生长GaAsSb/InP 超晶格结构,总厚度30nm,超晶格周期为30;
8)升温至500℃生长Si掺杂的InP发射极50nm和接触层300nm;
9)降至室温。
实施例2:
1)选择半绝缘单晶InP衬底,利用MBE技术生长;
2)生长之前衬底加热到300℃,烘烤30分钟;
3)将衬底放入生长腔室,在P气氛保护下,升温至540℃,除氧化膜;
4)降温至500℃,打开In快门生长300nm厚的InP缓冲层;
5)开Si快门生长掺杂的InP次集电极200nm,集电极200nm;
6)降温至400℃生长Sb组分为0.4的GaAsSb基极厚度为30nm,C掺杂;
7)升温至450℃,生长GaAsSb/InP 超晶格结构,总厚度30nm,超晶格周期为40;
8)升温至500℃生长Si掺杂的InP发射极50nm和接触层200nm;
9)降至室温。
本方法中的超晶格为GaAsSb/InP材料,超晶格周期为厚度为1~3nm,靠近InP发射极一侧,生长窄量子阱厚度0.3~1nm,势垒的厚度为2~4nm,量子阱宽度由InP发射极一侧线性过渡到基极GaAsSb一侧,超晶格总厚度控制在20~40nm。如果不考虑量子遂穿效应,量子阱基态能级将从发射极InP一侧阶跃式渐变至GaAsSb基极一侧,但是由于超薄的势垒层厚度,电子将遂穿通过势垒,使各个量子阱之间的能级产生交叠,形成新的缓变的能带结构,由发射极一侧平缓渐变至基极。这样生长的GaAsSb/InP DHBT材料结构,不仅保留了InP材料很高的电子迁移率,降低了发射极电阻,同时克服了发射极一侧的导带势垒尖峰,使电子能够顺利输运至基极。根据上述方法不仅可以适用于GaAsSb/InP DHBT材料生长而且适用于InGaAs/InP DHBT材料生长。
本发明所涉及的薄膜外延方法可以利用MOCVD(金属有机物化学汽相沉积)、MBE(分子束外延)、UHVCVD(超高真空化学汽相沉积)等外延生长技术实现。
机译: 氧化锌(ZnO)基单晶纳米结构,制备ZnO基薄膜和ZnO基单晶薄膜,ZnO基单晶薄膜和ZnO基材料包含ZnO薄膜的方法
机译: p型ZnO基化合物半导体层的制造方法,ZnO基化合物半导体元件的制造方法,p型ZnO基化合物半导体单晶层,ZnO基化合物半导体元件和n型ZnO基化合物半导体层叠结构
机译: p型ZnO基化合物半导体层的制造方法,ZnO基化合物半导体元件的制造方法,p型ZnO基化合物半导体单晶层,ZnO基化合物半导体元件和n型ZnO基化合物半导体层叠结构