一种短沟道围栅结构MOSFET的阈值电压解析模型

摘要

本发明提供一种计算短沟道围栅结构MOSFET阈值电压的解析模型。在全耗尽以及弱反型的假设下求解二维泊松方程，在一定边界条件的制约下得到沟道电势的分布模型。通过高斯盒子的方法得到栅氧化层的电压降，然后根据本发明定义阈值电压的方法以及本发明求出的沟道电势分布模型推导得到短沟道围栅器件阈值电压解析模型。本发明的阈值电压解析模型形式简洁、物理概念清晰，且计算精度高，为电路级仿真软件提供了新型围栅器件的阈值电压解析模型。

说明书

技术领域

本发明属于半导体技术领域，尤其涉及一种计算围栅结构金属-氧化物-半导体场效应晶体管（MOSFET）阈值电压的解析模型。

背景技术

为了提高集成电路的集成度以及芯片的性能，随着集成电路MOS器件工艺的发展，器件关键尺寸越来越小。对于传统的单栅平面工艺，器件的栅长不能无限制的缩小，并且随着器件尺寸缩小而出现一系列的二级效应统称短沟道效应。在长沟道器件情况下，传统的电学特性在短沟道情况下往往变得很差。为了克服短沟道效应对小尺寸MOS器件性能及可靠性的影响，提出一些新型的器件结构，围栅MOSFET结构被科研界和工业界视为最有希望成为纳米尺度下主流的器件。

对于新型的围栅MOSFET结构，其栅极将导电沟道完全包围，即使在短沟道情况下栅极也能极好的控制沟道导电，抑制短沟道效应能减小器件静态功耗，得到很好的亚阈值摆幅特性。工业界亟待在这种新型器件结构量产前发展其阈值电压模型，而以往的传统单栅平面结构MOSFET阈值电压模型已经不能符合新型器件建模的要求，故给新型围栅器件阈值电压模型的建模带来新的挑战。

阈值电压                                               是MOSFET最为重要参数之一，阈值电压的定义为：形成导电沟道时的栅压，对于n型器件即当表面势等于2倍的电子准费米电势时的器件状态，或者对于p型器件当表面势等于2倍的空穴准费米电势时的器件状态。为了使电路仿真器能够准确模拟电路特性，建立器件的精确而高效的阈值电压模型是非常必要的。

发明内容

本发明的目的是通过对围栅MOSFET的泊松方程使用特殊方法求解，得出其阈值电压的一个简洁高效的解析表达式，从而为电路设计人员提供了短沟道围栅MOSFET一个精确而高效的电路仿真软件的阈值电压解析模型。 

为了实现上述目的提供一种短沟道围栅结构MOSFET的阈值电压解析模型，其特征在于该阈值电压模型的解析式为：

，

其中是内建电势，是漏电压，是栅电压，是平带电压，。和分别氧化层厚度以及氧化层介电常数，和分别是沟道长度以及圆柱半径。是氧化层单位面积电容。费米势，是掺杂的受主杂质浓度。和分别是硅和栅氧化层的介电常数。

半导体表面处电势最低点，即虚拟阴极处，，式子中：，，，，，。

本发明提供的短沟道围栅结构MOSFET的阈值电压解析模型，通过高斯盒子的方法可以推导出器件全耗尽的圆柱体半径条件。模型预测的阈值电压随栅长及圆柱半径减小而减小，与实际相符。本发明的结果对超大规模集成电路设计有很大作用。这种新型的围栅MOSFET有短的栅长、大的栅极区域，较厚的氧化层以及小的隧穿电流。在以往的阈值电压模型中有较多的拟合参数，故其物理意义不明显，而本发明的阈值电压解析模型没有用拟合参数，物理概念清晰、计算精度高，为电路级仿真软件提供了新型围栅器件的阈值电压解析模型。

附图说明

图1（a）是围栅MOSFET示意图。

图1（b）是图1（a）的圆柱坐标示意图。

图1（c）是图1（a）的三维结构图。

图2是推导电场以及阈值电压表达式的高斯盒子示意图。

图3是不同结构的围栅MOSFET的阈值电压随沟道长度变化图。

图4是阈值电压建模流程示意图。

具体实施方式

本发明提供一种短沟道围栅结构MOSFET的阈值电压解析模型，为电路模拟软件在研究围栅结构器件时候，提供一种快速精准解析模型。

以下通过具体实施例对本发明提供的模型做详细的说明，以便更好理解本发明提供的模型，但实施例的内容并不限制本发明的保护范围。

如图1所示的围栅结构器件，在全耗尽以及忽略载流子对电势分布贡献的弱反型假设下，得到围栅MOSFET的电势分布的柱坐标形式下的泊松方程：

                （1）

其边界条件是：                            （2）

                                      （3）

                      （4）

              （5）

                  （6）

其中是内建电势，是漏电压，是栅电压，是平带电压，。和分别氧化层厚度以及氧化层介电常数，和分别是沟道长度以及圆柱半径。是氧化层单位面积电容。方程（6）是通过高斯定理得到的边界条件。

根据泊松方程以及边界条件我们求解得到电势分布表达式为：

            （7）

其中，，      （8）

              （9）

                               （10）

                    （11）。

对于阈值电压，使用如图2所示高斯盒子的方法，根据高斯定理依图列出下式：

            （12）

其中下标表示氧化层中的电厂，下标代表沿着圆柱半径方向的电场，下标代表沿着沟道方向的电场。

忽略电子电荷在半导体中的影响，根据静电场的边界条件得到：

          （13）

对上式积分得到氧化层的电势差：

  （14）

忽略氧化层中方向的电场的效应，即省略去上式中最后一项，得到：

                         （15）

则根据阈值电压的定义，找到半导体表面处电势最低点即虚拟阴极处，令其表面势为，得到阈值电压表达式：

            （16）

其中通过令方程（7）得到。

阈值电压最终形式为：

  （17）

本发明提供值电压的解析模型形式简洁，计算速度快且精度高的优点。

使用专业的器件仿真软件对阈值电压进行分析。设定为20 nm，为0.2 V，为0.2 V，为0.1 V，假设为-0.87 V。绘制不同结构的围栅MOSFET的阈值电压随沟道长度变化图，结果如图3所示。圆圈代表的是由TCAD仿真软件建模分析得到的仿真数据结果，实线代表的是由本发明提供的解析模型计算得到的数据。两者相比，本发明提供的模型结果与仿真分析得到的结果相符合，说明本发明提供的模型能很好地使用在超大规模集成电路设计中。

以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。