应用于锗硅工艺中多电源间的静电保护结构

摘要

本发明公开了一种应用于锗硅工艺中多电源间的静电保护结构，包括并联的两个支路，每个支路为一个基本电路结构或多个串联的基本电路结构。所述基本电路结构包括一个HBT、连接在该HBT的基极和集电极之间的一个电容、连接在该HBT的基极和发射极之间的一个电阻；该HBT的集电极和发射极分别作为所述基本电路结构的两端。所述并联的两个支路的两端分别连接两个电源。本发明可以集成在现有的简化锗硅工艺之中，并且具有较高的静电泻放能力，有利于缩小版图面积。

说明书

技术领域

本发明涉及一种半导体集成电路中的静电保护(ESD)结构。 

背景技术

在高精度的锗硅(SiGe)射频电路中，为了使电路模块的噪声不通过电源线而互相干扰，不同模块的电源线间需要互相独立。但电源线间存在静电保护的要求，因此在它们之间需要有能够隔离噪声并且提供静电保护的结构。 

目前使用如图1所示的静电保护结构30来提供这种保护。静电保护结构30在两个电源10、20之间，包括两条并联支路，每条支路上具有一个二极管31或多个串联的二极管31，这里的二级管31由于冶金结处的势垒，可以用来隔离两个电源10、20之间的噪声。当静电放电发生在两个电源10、20之间时，静电电流通过正向导通的二级管31泻放，保护了与电源10、20相连接的电路模块。 

这种多电源间的静电保护结构30存在如下限制： 

其一，形成静电保护结构30的多个二极管31需要在硅片形成一些离子注入结构来实现，比如形成p阱(或n阱)、重掺杂离子注入区等。在只有HBT(异质结双极晶体管)的简化锗硅工艺流程中，是不存在这些额外的离子注入结构的，因此无法在现有工艺中集成二极管31。 

其二，为了制造二极管31，就势必要在现有的简化锗硅工艺的基础上， 增加一些离子注入结构的形成步骤，这将显著增加简化锗硅工艺的制造成本。 

其三，为了获得较大的静电泻放能力，该静电保护结构30可以在两个电源之间形成多(＞2)个并联支路，这多个并联支路用来增加单向导通ESD电流的器件个数，增强泻放能力，而这会显著增加集成电路的版图面积。 

发明内容

本发明所要解决的技术问题是提供一种应用于锗硅工艺中多电源间的静电保护结构，既与现有的简化锗硅工艺相兼容，又能减小版图面积。 

为解决上述技术问题，本发明应用于锗硅工艺中多电源间的静电保护结构包括并联的两个支路，每个支路为一个基本电路结构或多个串联的基本电路结构； 

所述基本电路结构包括一个HBT、连接在该HBT的基极和集电极之间的一个电容、连接在该HBT的基极和发射极之间的一个电阻；该HBT的集电极和发射极分别作为所述基本电路结构的两端； 

所述并联的两个支路的两端分别连接两个电源。 

本发明应用于锗硅工艺中多电源间的静电保护结构可以集成在现有的简化锗硅工艺之中，并且具有较高的静电泻放(即静电防护)能力，有利于缩小版图面积。 

附图说明

图1是现有的多电源间的静电保护结构的示意图； 

图2～图4分别是本发明多电源间的静电保护结构的三个实施例的示意 图； 

图5是图2所示实施例的硅片剖面结构示意图。 

图中附图标记说明： 

10为电源一；20为电源二；30为现有的多电源间的静电保护结构；31为二极管；40为本发明多电源间的静电保护结构；40a为支路一；40b为支路二；50、50’为基本电路结构；51为HBT；52为电容；53为电阻。 

具体实施方式

请参阅图2和图5，这是本发明多电源间的静电保护结构40的一个实施例。其中包括并联的两个支路40a、40b，每个支路为一个基本电路结构50。所述基本电路结构50包括一个HBT51、连接在该HBT51的基极和集电极之间的一个电容52、连接在该HBT51的基极和发射极之间的一个电阻53。该HBT51的集电极和发射极分别作为所述基本电路结构50的两端。所述并联的两个支路40a、40b的两端分别连接两个电源10、20。由图5可知本发明实施时无须二极管结构，因而完全兼容于简化锗硅工艺。 

当电源一10到电源二20的方向发生静电泻放时，在第一支路40a上，由于电容52和电阻53的耦合作用，使HBT51的基极的电压抬升(例如达到0.7V以上)，从而使HBT51开启，静电电流直接从HBT51的集电极到发射极泄流。同时在第二支路40b上，HBT51的基极到集电极方向相当于一个正向二极管，静电电流还从HBT51的基极到集电极泄流。这样便实现了在两条支路40a、40b上同时泻放一个方向上的静电电流，从而提高了整体的静电防护能力。与之类似地，当电源二20到电源一10的方向发生静电泻 放时，静电电流既从第二支路40b上的HBT51的集电极到发射极泄流，也从第一支路40a上的HBT51的基极到集电极泄流。 

请参阅图3，这是本发明多电源间的静电保护结构40的另一个实施例，该实施例中只有两个电源10、20。其中包括并联的两个支路40a、40b，每个支路为多个串联的基本电路结构50，串联的基本电路结构50的级数由两个电源10、20之间的压差决定。如果存在三个或更多电源的情况，则在每两个需要隔离噪声的电源之间都加入静电保护结构40；对于不需要隔离噪声的两个同电位电源，可以直接连接。 

请参阅图4，这是本发明多电源间的静电保护结构40的又一个实施例。与图2相比，基本电路结构发生了变化。此时的基本电路结构50’包括一个HBT51、连接在该HBT51的基极和集电极之间的一个电阻53、连接在该HBT51的基极和发射极之间的一个电容52。此时，当电源一10到电源二20的方向发生静电泻放时，静电电流既从第一支路40a的HBT51的发射极到集电极泄流，也从第二支路40b的HBT51的基极到发射极泄流。当电源二20到电源一10的方向发生静电泻放时，静电电流既从第二支路40b上的HBT51的发射极到集电极泄流，也从第一支路40a上的HBT51的基极到发射极泄流。当然每条支路上的基本电路结构50’可以是一个或串联的多个，串联的基本电路结构50’的级数由两个电源10、20之间的压差决定。 

本发明所涉及的HBT51既可以是NPN型HBT，也可以是PNP型HBT。 

与现有的多电源间的静电保护结构相比，本发明所述静电保护结构对于每个方向的静电电流可以通过两个支路同时泻放，其中一条支路利用HBT 开启来泻放静电电流，另一条支路利用HBT中寄生的正向二级管来泻放静电电流。因此本发明可以在较小的版图面积下提供较高的静电保护能力，换而言之在提供相同静电防护能力的前提下可以显著缩小版图面积。 

在HBT开启来泻放静电的支路中，HBT本身的静电触发电压已满足要求的情况下，该支路可以省略与HBT相连接的电容和/或电阻。 

本发明所述静电保护结构中，两个HBT毫无疑问可以集成到现有的简化锗硅工艺之中，两个电容可以利用金属之间的层间电容形成，两个电阻可以利用HBT的发射极多晶硅制成。因此该静电保护结构可以完全兼容现有的简化锗硅工艺，而不需要额外的离子注入结构来实现。