一种基于比较器响应分析器的输入向量监测并发内建自测试电路

摘要

一种基于比较器响应分析器的输入向量监测并发内建自测试电路。它涉及SOC的测试装置。它解决了现有测试中存在的硬件成本过高、测试延时过大以至于一些输入引脚较多的电路无法被监测的问题。被测集成电路有n个原始输入信号，在原始输入信号中选择t个作为地址信号，n-t个为非地址信号，

说明书

技术领域

本发明涉及SOC的测试装置。

背景技术

过去四十年间，集成电路的发展一直遵循着摩尔定律，即集成电路的规模每隔十八个 月将扩大一倍，现在已经进入了深亚微米阶段。随着集成电路的规模和集成度不断提高， 芯片的制造成本也随之降低，然而芯片复杂度的提高使得芯片的测试成本越来越高。由于 芯片的测试成本是芯片总成本的一部分，这使得芯片测试成本占总成本的比重越来越大， 因此如何降低芯片的测试成本也就成了人们非常关心的问题。

半导体科技的发展使得超大规模集成电路特别是处理器的性能得到了大幅度的提升。 然而随着晶体管和互连的尺寸减小、供电电压的降低和电路运行频率的提升，电路发生故 障的可能性也越来越大。在电路的实际运行中主要会遇到以下三种故障。

(1)永久性故障——这种故障主要是由电路的物理缺陷引起的，随着半导体设计和加 工技术的进步，这种缺陷发生概率已经越来越低，但是仍然会在芯片中存在。

(2)瞬态故障——这种故障是不可重复的，主要是由高能粒子(宇宙射线、阿尔法射线)， 电磁干扰等因素引起。随着集成电路集成度的提高和供电电压的降低，现在电路很容易受 到高能粒子诱发的瞬态故障的影响，并且这种故障已经成为了电路失效的最主要原因，常 见的有单粒子翻转和软故障。

(3)间歇性故障——这种故障主要是由电路运行频率、电压以及其他环境因素引起的 并且在相同的条件下可以重复发生。

瞬态故障已经成为危害芯片工作的最主要故障，然而离线内建自测试不能检测电路瞬 态故障，所以人们提出了很多在线内建自测试，输入向量监测并发内建自测试就是其中的 一种。

之前人们提出了输入向量监测并发内建自测试，如C-BIST、RC-BIST、MCBIST、 SWIM等等方法，但是当被测电路的输入引脚较多时，这些方法都存在硬件成本和测试延 时过大而导致被测电路不可测的情况。

发明内容

本发明的目的是为了解决现有输入向量监测并发内建自测试中存在的硬件成本过高、 测试延时过大以至于一些输入引脚较多的电路无法被监测的问题，而提出了一种基于比较 器响应分析器的输入向量监测并发内建自测试电路。

本发明的基于比较器响应分析器的输入向量监测并发内建自测试电路包括测试集发 生器、输出响应分析器、比较器和二选一多路选择器；被测集成电路有n位输入端，所述 的输入端的输入信号为上一级电路输出的原始输入信号，上一级电路输出的原始输入信号 为0或1信号，在n位上一级电路输出的原始输入信号中选择t位作为上一级电路输出的 地址信号，余下的n-t位作为上一级电路输出的非地址信号，其中，二选一多路选择器的个数为n+t个，其中，第一个二选一多路选择器至第t个二选一多路 选择器分别用于选择计数器的输出信号或上一级电路输出的地址信号发送给测试集发生 器的t个输入端，第t+1个二选一多路选择器至第2t个二选一多路选择器分别用于选择计 数器的输出信号或上一级电路输出的地址信号发送给被测集成电路的第一个输入引脚至 第t个输入引脚，当所述n＞t+1时，第2t+1个二选一多路选择器至第n+t个的二选一多 路选择器分别用于选择上一级电路输出的非地址信号或测试集发生器的列输出端的列输 出信号发送给被测集成电路的第t+1个输入引脚至第n个输入引脚，第2t+1个二选一多 路选择器至第n+t个的二选一多路选择器还分别用于选择上一级电路输出的非地址信号 或测试集发生器的列输出端的列输出信号发送给比较器的第一个信号输入端至第n-t个信 号输入端，比较器，用于对其输入端接收到的所有信号进行比较，并向测试集发生器的比 较信号输入端发送比较结果信号；测试集发生器的行输出端发送行输出信号给响应分析器 的发生信号输入端，被测集成电路的输出端发送实际输出信号给响应分析器的实际信号输 入端，响应分析器用于将接收到的发生信号整理生成的测试信号，还用于将所述测试信号 与实际信号进行比较，并向通过故障位标志输出端向外发送测试结果。

本发明是通过降低测试集发生器(test generator)以及输出响应分析器2两部分的硬 件成本来实现的，采取的方法是在测试集发生器1部分由于或门是有与非门构成，n输入 的或门是由n个两输入的与门构成，所以减少或门的输入端口个数可以减少实际需要的与 非门个数。实验结果表明，和之前人们提出的输入向量监测并发内建自测试相比，本发明 的可以在很大程度上降低测试电路的并发测试延时和硬件成本，使得一些原来不可测的电 路可以被检测。

附图说明

图1为基于比较器响应分析器的输入向量监测并发内建自测试电路的结构示意图，图 2为测试集发生器1的结构示意图，图3为输出响应分析器2的结构示意图。

具体实施方式

具体实施方式一：结合图1说明本实施方式，本实施方式的基于比较器响应分析器 的输入向量监测并发内建自测试电路包括测试集发生器1、输出响应分析器2、比较器3 和二选一多路选择器4；

被测集成电路5有n位输入端，所述的输入端的输入信号为上一级电路输出的原始输 入信号，上一级电路输出的原始输入信号为0或1信号，在n位上一级电路输出的原始输 入信号中选择t位作为上一级电路输出的地址信号，余下的n-t位作为上一级电路输出的 非地址信号，其中，${\log }_2^T\le t\le n,$

二选一多路选择器4的个数为n+t个，其中，

第一个二选一多路选择器4至第t个二选一多路选择器4分别用于选择计数器的输出 信号或上一级电路输出的地址信号发送给测试集发生器1的t个输入端，

第t+1个二选一多路选择器4至第2t个二选一多路选择器4分别用于选择计数器的 输出信号或上一级电路输出的地址信号发送给被测集成电路5的第一个输入引脚至第t 个输入引脚，

当所述n＞t+1时，第2t+1个二选一多路选择器4至第n+t个的二选一多路选择器4 分别用于选择上一级电路输出的非地址信号或测试集发生器1的列输出端的列输出信号 发送给被测集成电路5的第t+1个输入引脚至第n个输入引脚，第2t+1个二选一多路选 择器4至第n+t个的二选一多路选择器4还分别用于选择上一级电路输出的非地址信号或 测试集发生器1的列输出端的列输出信号发送给比较器3的第一个信号输入端至第n-t个 信号输入端，当n＝t时，则无上述信号发送；

比较器3，用于对其输入端接收到的所有信号进行比较，并向测试集发生器1的比较 信号输入端发送比较结果信号；

测试集发生器1的行输出端发送行输出信号给响应分析器2的发生信号输入端，

被测集成电路5的输出端发送实际输出信号给响应分析器2的实际信号输入端，

响应分析器2用于将接收到的发生信号整理生成的测试信号，还用于将所述测试信号 与实际信号进行比较，并向通过故障位标志输出端向外发送测试结果。

具体实施方式二：结合图2说明本实施方式，本实施方式与具体实施方式一不同点 在于测试集发生器1包括T个测试向量、T个行输出与门和n-t个列输出或门；

测试集发生器1的t个输入端接收上一级电路输出的t位地址信号，上一级电路输出 的t位地址信号组合成多个不相同的输入信号，每一个输入信号对应一个测试向量，并将 对应的输入信号发送给测试向量发生器的输入端，

所述的测试向量的个数为T，并且每个测试向量的位数均为n，则测试集发生器1中 的测试集构成一个T×n的矩阵；

所述矩阵中的n列中的t列被选作地址位，把测试集构成一个T×n的矩阵中的每 一行做为一个集合，若所有行的子集v_i1、v_i2、v_i3…v_it都是不相同的，其中 1≤i≤T，即称v_i1、v_i2、v_i3…v_it为行不同；

每一个测试向量都有一个输出总线，输出总线的个数为T个，每个输出总线输出的 输出信号分别为v_i(t+1)、v_i(t+2)、v_i(t+3)…v_in，

输出总线输出的一列信号对应一个列输出或门，当输出总线输出的列信号为高电平， 则列输出或门的输入端接收逻辑值1，所述的列输出或门的输出端输出逻辑值1，列输出 或门的输出端为测试集发生器1的列输出端，则列输出端为n-t个，

输出总线输出的一行信号对应一个行输出与门，当输出总线输出的行信号为高电平， 则行输出与门的一个输入端接收逻辑值1，所述行输出与门的另一个输入端为测试集发生 器1的比较信号输入端，行输出与门的另一个输入端接收比较信号，行输出与门的输出端 为测试集发生器1的行输出端，则行输出端为T个。

其它结构和连接方式与具体实施方式一相同。

例如，在表一中有5个测试向量，用a到f六个字母表示每个测试向量中包含的6个 输入位。选择a、b和d可以作为地址位，因为对于这5个测试向量来说它们的a、b和d 的组合都是不同，也就是说a、b和d是行不同(row-distinct)，同样还可以选取a、b和c 等。但是c、e和f组合就不可以作为地址位，因为组合(1，0，1)在测试向量1和5中部 出现了，它们不是行不同(row-distinct)。

表一、测试集示意表

  a   b   c   d   e   f   vector1   0   0   1   1   0   1   vector2   0   1   1   0   1   1   vector3   1   0   1   1   1   0   vector4   0   0   0   0   1   1   vector5   1   1   1   0   0   1

表二、测试集的输出总线输出的输出信号示意表

  d   e   f   vector1   1   0   1   vector2   0   1   1   vector3   1   1   0   vector4   0   1   1   vector5   0   0   1

具体实施方式三：结合图3说明本实施方式，本实施方式与具体实施方式一或二不 同点在于输出响应分析器2包括m个或门和m个响应分析比较器，输出响应分析器2的 输入总线为响应分析器2的发生信号输入端，输入总线输出的信号对应一个或门，当输入 总线输出的信号为高电平，则或门输入端接收逻辑值1，所述的或门的输出端输出逻辑值 1，或门的输出端连接响应分析比较器的测试信号输入端，响应分析比较器的实际信号输 入端为响应分析器2的实际信号输入端，响应分析比较器的实际信号输入端连接被测集成 电路5的输出端，m个响应分析比较器的输出端与输出或门的m个输入端连接，输出或 门的输出端为响应分析器2的输出端。其它结构和连接方式与具体实施方式一或二相同。

本实施方式包括在线和离线两个测试模式。为了便于叙述电路的运行过程，同样假 设被测集成电路5输入位的[1∶3]位为地址位。

在线测试，本发明的基于比较器响应分析器的输入向量监测并发内建自测试电路的 在线测试运行方式和现有输入向量监测并发内建自测试在线测试运行方式的相似，只是本 发明测试不需要在测试集中所有测试向量都产生hit信号以后再检查输出响应分析器2中 的值是否和期望值相等。在基于比较器响应分析器的输入向量监测并发内建自测试电路 中，输出响应分析器2已经存储了测试集中每个测试向量的输出响应。当测试集中任何一 个测试向量达到被测电路时都将检查电路此时的输出相应和期望值是否相同。另外，在现 有输入向量监测并发内建自测试中逻辑单元Li是只能记录测试集中任何一个测试向量的 第一次到来，而在基于比较器响应分析器的输入向量监测并发内建自测试电路中则不需要 采用这种逻辑单元，因为测试集中测试向量无论到来多次基于比较器响应分析器的输入向 量监测并发内建自测试电路都将会比较被测电路的输出响应是否和输出响应分析器2中 存的期望值相同。

离线测试，在某些情况下，当电路在正常运行时测试集中某些测试向量一直没有达 到被测电路的输入端，此时为了检测电路对所有故障的检测情况需要将电路转为离线测试 模式。同时在制造测试等测试中也需要电路的离线测试，所以在基于比较器响应分析器的 输入向量监测并发内建自测试电路中加入离线测试模式同时也可以消除在电路中另外加 离线测试所需要的硬件成本。

和基于累加器的响应分析器的输入向量监测并发内建自测试电路的在线测试一样， 基于比较器响应分析器的输入向量监测并发内建自测试电路的离线测试和现有输入向量 监测并发内建自测试的离线测试的区别同样是不需要在测试集中所有的测试向量都产生 hit信号以后再检查输出响应分析器2中数据是否和期望值一样，而是只要测试集中任何 一个测试向量产生hit时都会检查此时的输出响应是否和输出响应分析器2中已存储的期 望值相等。

当被测电路的输入端口数过多时(大于四十)，采用现有输入向量监测并发内建自测 试电路的测试延时将达到人们不能接受的地步。所以为了降低测试电路的并发测试延时， 和现有输入向量监测并发内建自测试相比，基于比较器响应分析器的输入向量监测并发内 建自测试电路最主要的改进是将基于累加器的输出响应分析器2改为基于比较器的输出 响应分析器2。因为基于比较器的输出响应分析器2需要将测试集中所有测试向量的输出 相应存储起来，所以将基于累加器的输出响应分析器2改为基于比较器的输出响应分析器 2会造成测试电路硬件成本的提高。为了解决硬件成本过大的问题本文还提出了可以有效 降低硬件成本的方法，它主要是在两个方而降低电路的硬件成本1)测试集发生器，通过 减少两输入与非门个数来降低测试集发生器的硬件成本。2)输出响应分析器2，通过输 出端口优化减少需要被监测的输出端口数目从而降低输出响应分析器2的硬件成本。

本发明内容不仅限于上述各实施方式的内容，其中一个或几个具体实施方式的组合 同样也可以实现发明的目的。