首页> 中国专利> 自动测试装置终测环境下调试晶圆级测试方案的装置

自动测试装置终测环境下调试晶圆级测试方案的装置

摘要

本发明属于集成电路技术领域,用于自动测试装置终测环境下调试晶圆级测试方案。本发明公开的是一种自动测试装置终测环境下调试晶圆级测试方案的装置,包含自动测试设备、晶片测试板、测试弹簧针环和探针卡,其特征在于,还包含:探针环和印刷电路板。使用本发明无需探针台而对封装样片直接调试晶圆测试程序;晶圆测试信号可以在终测的环境中监控,在完成调试后,将相关的调试工具拿去,同样的探针卡和程序可以直接用于晶圆级量产测试;结构简单,观察信号直接、有效,开发调试时间周期短;本发明大大方便了晶圆级测试程序的开发与调试。

著录项

  • 公开/公告号CN102435929A

    专利类型发明专利

  • 公开/公告日2012-05-02

    原文格式PDF

  • 申请/专利权人 上海捷策创电子科技有限公司;

    申请/专利号CN201110305152.9

  • 发明设计人 曹效昌;王坚;

    申请日2011-10-10

  • 分类号G01R31/28;

  • 代理机构上海智信专利代理有限公司;

  • 代理人王洁

  • 地址 201203 上海市浦东新区龙东大道3000号5号楼302室

  • 入库时间 2023-12-18 04:59:56

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2014-04-02

    授权

    授权

  • 2012-06-27

    实质审查的生效 IPC(主分类):G01R31/28 申请日:20111010

    实质审查的生效

  • 2012-05-02

    公开

    公开

说明书

技术领域

本发明涉及半导体技术领域,尤其涉及一种自动测试装置终测环境下调试晶圆级测试 方案的装置。

背景技术

在集成电路(IC)设计、制造技术领域,存在着去伪存真的需要,筛选残次品,防止 进入下一道的工序,减少下一道工序中的冗余的制造费用,这就需要调试与测试。

调试与测试所需的设备是自动测试设备,简称ATE(Automatic Test Equipment)。ATE存 在于前道工序(Front End)和后道工序(Back End)的各个环节,具体取决于工艺(Process)设计 的要求,检测集成电路功能完整性,以确保集成电路生产制造的品质。

当前的芯片制造商需要更小的芯片尺寸却要求更多的功能集成,解决此问题有两种方 法,一种是系统集成芯片(SOC),另外一种是采用多芯片封装(SIP),SIP的良好的上市速 度和灵活性为当前市场的热门技术。

多芯片是进行经测良片(Known Good Die,KGD)的销售,所以并没有终测(Final Test, FT)的程序,所有的程序需要在探针台上完成,会给程序开发带来调试的困难。

现有的测试装置构成如附图8所示,从下至上分别为:探针台(Prober)81、探针卡(Probe  Card,PC)82、测试弹簧针环(Pogo Tower)83、晶片测试板(WPI)84和自动测试设备(ATE) 85,待测晶圆片(Wafer)88封闭在探针台81内,上面接探针卡82。所以在调试ATE测试 程序时,尤其是测试结果出现错误时,因Wafer封闭在Prober里面,无法观察,也无法对 Wafer的输入输出信号用辅助测试设备(如示波器,网络分析仪等)进行肉眼观察和判断, 从而无法精准定位问题根源是出自待测晶圆片(Wafer)本身还是出自测试硬件(包括ATE、 WPI、Pogo Tower、Probe Card或者是它们之间的接触点)还是出自ATE中的测试程序。另 外,Wafer封闭在Prober中,安装时间长,成本高。

综上所述,对于测试工程师而言,他们必须在测试程序开发中面临多种设备,至少两 种设备的困扰:ATE机台和探针台。探针卡很难提供信号监控等调试手段,因此工程师花 费大量时间在设置Wafer(晶圆片)和探针台,而且晶圆测试的结果要和终测(FT)的结果 一致同样需要花费大量的时间,在当前上市速度至关重要的时期,如何快速完成晶圆级程 序开发测试成为集成电路技术领域亟待解决的问题。

因此,业界急需一种自动测试装置终测环境下调试晶圆级测试方案的装置。

发明内容

为弥补现有技术的不足,本发明目的是针对当前SIP的趋势,对晶圆级测试程序开发 进行快速调试。本发明提供一种自动测试装置终测环境下调试晶圆级测试方案的装置,为 了实现上述目的,本发明的技术方案如下:

自动测试装置终测环境下调试晶圆级测试方案的装置,包含自动测试设备、晶片测试 板、测试弹簧针环和探针卡,其特征在于,还包含:探针环和印刷电路板。

如上的一种自动测试装置终测环境下调试晶圆级测试方案的装置,其中,该自动测试 装置终测环境下调试晶圆级测试方案的装置由下至上为:

该自动测试设备;

该晶片测试板,装在该自动测试设备上;

该测试弹簧针环,装在该晶片测试板上;

该探针卡,装在该测试弹簧针环上,用螺丝固定;

该探针环,设置于该探针卡上,通过该探针卡的螺丝安装孔对齐;

该印刷电路板,带有夹具,待测试芯片置于该夹具中,该印刷电路板上具有信号引脚或 者信号点,靠近该待测试芯片的关键输入输出信号点的该信号引脚或者信号点连接辅助测 试设备。

如上的自动测试装置终测环境下调试晶圆级测试方案的装置,其中,该辅助测试设备 为示波器。

如上的自动测试装置终测环境下调试晶圆级测试方案的装置,其中,该辅助测试设备 为网络分析仪。

如上的自动测试装置终测环境下调试晶圆级测试方案的装置,其中,该自动测试装置 中具有电压补偿单元。

本发明的有益效果是:

(1)无需再使用探针台而对封装样片直接调试晶圆测试程序,提高了效率同时增加 了调试的灵活性。

(2)芯片测试信号可以在终测(FT)的环境中监控,在完成调试后,将相关的调试工 具拿去,同样的探针卡和程序可以直接用于晶圆级的量产测试。

(3)可以外接多种辅助测试设备,允许在程序调试中通过外用手段来达到对信号的 验证,观察信号直接、有效,能够定位问题根源是来自被测芯片还是来自众多 测试硬件,开发调试时间周期短。

(4)结构简单,本发明大大方便了晶圆级测试程序的开发与调试。

(5)使用了部分共用的测试硬件(ATE,WPI,Pogo Tower和Probe Card),因此,不 需要增加设备投入经费。

附图说明

下面结合附图,通过对本发明的具体实施方式的详细描述,将使本发明的技术方案及 其他有益效果显而易见。

图1为本发明装置结构组成示意图。

图2为本发明中WPI板的示意图。

图3为本发明中Pogo Tower的示意图。

图4为本发明中Probe Card(PC)的示意图。

图5为本发明中Pogo环的示意图。

图6为本发明中带Socket的PCB板的示意图。

图7为本发明装置组装好之后的整体示意图。

图8为现有测试系统的组成示意图。

图9为使用本发明装置的测试结果与现有技术测试结果之间的对比表格。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解,下面进一 步阐述本发明。

图1至图7表示了本发明的测试装置结构示意图。测试装置由下至上分别由以下部分 构成:

自动测试设备(ATE)1,

晶片测试板2(Wafer Prober Interface,以下简称WPI板);装在该ATE1上,图2 为示意图。

测试弹簧针环3(以下简称Pogo Tower),装在该WPI板2上;图3为示意图。

探针卡4(Probe Card,简称PC),装在该Pogo Tower3上,用螺丝固定;图4为示意 图。

探针环5(以下简称Pogo环),调试用,通过探针卡4的螺丝安装孔对齐,然后在探针 卡4的上面放置调试工具的Pogo环5;图5为示意图。

印刷电路板6(以下简称PCB板),带有夹具(Socket)7,待测试芯片8置于Socket7 中。带有Socket的PCB板6如图6所示。在PCB板6中,将重要的信号引脚或者信号点布 线布好。调试测试程序时,在靠近待测试芯片8的关键输入输出信号点的信号引脚或者信 号点连接辅助测试设备9,将关键输入输出信号点作为观察点,通过对辅助测试设备9的肉 眼观察和判断,有效定位问题所在。

该辅助测试设备9可以为示波器、网络分析仪等。

图7为本发明装置装配好之后的整体示意图。

由上述说明可见,Pogo Tower和Pogo环很方便的将WPI板、PC和PCB板连接了起来, 构成信号传输通道。测试者在ATE上运行测试程序,ATE输出相应测试信号,经WPI板、PC 和PCB板传输至待测试芯片,并同时读取被测试芯片的输出返回信号。但这些返回信号非 常抽象,不能够直观反映问题。因此,当测试出现问题时,可以借助与PCB板相连的辅助 测试设备直观地观察问题。这样可以很方便的知道问题是出在测试程序本身,还是出在WPI 板和PC等硬件,从而快速有效地调试晶圆级测试方案。

在本发明的其中一个实施例中,ATE1中具有电压补偿单元。因本发明中用到探针环5 和带夹具(Socket)的PCB板6,因具有阻抗而会在线路上带来电压损失,可以用万用表测量 这两者叠加后的通道阻抗值,由电压补偿单元在ATE端编程进行电压补偿。

图9表格显示了使用本发明装置的测试结果与现有技术测试结果之间的对比。本测试 结果在尚未进行电压补偿的实验条件下进行。由对比表可以看到:

使用本发明测试芯片,如下主要测试参数:休眠模式下的电源电流、工作模式下的电 源电流、内部电源电压参照、电流源控振荡频率、接触阻抗,测试结果有如下规律:

1.测试结果的中间值、最小值和最大值均处于低限和高限之间的有效值区域;

2.测试结果非常接近现有技术中Wafer测试的结果;

3.本发明的测试结果比现有技术的结果更为集中。以休眠模式下的电源电流为例,现 有技术的测试结果最小值为0.002,最大值为0.999;而本发明的测试结果最小值0.29,最 大值为0.99,明显的,本发明方法较现有技术更为集中,说明可重复性更好。

本发明使用了部分共用的测试硬件(ATE,WPI,Pogo Tower和Probe Card),因此,不 需要增加设备投入经费。

本发明仅增加了探针(Pogo)环和PCB板(带有芯片夹具),被测芯片置于Socket中。可 以通过PCB板外接多种辅助测试设备,允许在程序调试中通过外用手段来达到对信号的验 证,从而定位问题根源是来自被测晶圆芯片还是来自众多测试硬件,有助于晶圆级测试程 序的开发。而在现有技术中,封闭安置在探针台中的被测晶圆片则无法实现外接辅助测试 设备。

使用本发明,无需再使用晶圆测试环境(探针台81),达到了灵活调试晶圆级测试程序 的目的。

本发明用到的探针环和PCB板安装很快,通常只需几分钟。而在现有技术中,在探针 台上安装探针卡和待测晶圆芯片至少需要几个小时。因此,使用本发明可大大提升效率, 方便了晶圆级测试程序的开发与调试。

本发明采用探针环、PCB板和相关的调试工具,无需探针台而对封装样片直接调试晶 圆级测试程序。晶圆测试信号可以在终测(FT)的环境中监控,在完成调试后,将相关的调试 工具拿去,同样的Probe Card、WPI和程序可以直接用于晶圆片的量产测试。而现有调试技 术均需要用到探针台,结构非常复杂,无法直接有效地观察到信号,造成开发调试困难,时 间周期长。

以上说明和图示仅为了清楚说明和易于理解本发明,本领域技术人员应可以增加或者 减少某个部件,或者对某个部件做出简单变换;所有简单的变换、增减和应用场合的改变 均属于本发明的保护范围。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号