一种应用于功率因数校正器中的高压大电流驱动电路

摘要

本发明公开了一种应用于功率因数校正器中的高压大电流驱动电路，包括电流镜像电路、电平移位电路、高压预调制电路、死区时间控制电路和大电流输出级。其采用了达林顿输出级结构，以提高驱动电路的最高工作频率；本发明加入死区时间控制电路，减少输出级驱动电路所消耗的静态功耗；本发明针对于有源功率因数校正电路对于总谐波失真(THD)的要求，特别在子模块电路中加入了THD优化机制。本发明中利用稳压二极管的击穿稳压特性，保证其工作在一个安全的电压范围内；在电平移位电路中加入死区时间控制，不仅可以防止在电平转换期间存在的电源到地的瞬间大电流现象，而且可以减少驱动电路的静态功耗。

说明书

技术领域

本发明属于电路技术领域，涉及模拟集成电路，尤其是一种应用于 功率因数校正器中的高压大电流驱动电路，可用于有源功率因数校正控 制器中的输出级驱动。

背景技术

随着电力电子技术的迅速发展，开关电源因为具有高的电源转换效 率而被大量使用，而在开关调整器电路中，半导体开关器件已是不可或 缺的基本组件，同时，开关电源工作频率的不断提高促使电子元件工业 发生了广泛的变革，对半导体开关器件的研究也显得有为重要，特别是 功率型MOSFET和IGBT，由于功率型器件的特殊工艺和构造，有必要 为功率型器件专门设计驱动电路。

传统的功率MOSFET驱动电路中，由于在其驱动级存在同时导通 的时间段，需要消耗额外的功耗；同时，在较高电源电压的输出级驱动 电路中，缺少必要的保护电路，不能保证驱动电路的可靠性工作；由于 其有限的源电流和灌电流能力，不能够应用在一些特殊的场合。

发明内容

本发明的目的在于克服上述现有技术的缺点，提供一种应用于功率 因数校正器中的高压大电流驱动电路，该电路能够解决较高电压驱动电 路的保护问题，同时改善传统驱动电路有限源电流和灌电流的缺陷，降 低驱动电路的静态功耗，减小总谐波失真，保证驱动电路的可靠性和安 全性。

本发明的目的是通过以下技术方案来解决的：

这种应用于功率因数校正器中的高压大电流驱动电路，包括电流镜 像电路、高压预调制电路、电平移位电路、死区时间控制电路和大电流 输出级。所述电流镜像电路利用电阻和三极管组成的电流源电路和电流 沉电路，将启动电流I_start和基准电流源产生的输入信号I_bias转换为高压 预调制电路的输入信号，将启动电流I_start转换为电平移位电路的输入信 号；所述高压预调制电路在电流镜像电路偏置作用下，利用高压LDMOS 管的隔离作用以及稳压二极管的击穿稳压特性，将一个高的输入电源电 压VDD转换为相对低的电压，以保证驱动电路工作在一个安全的电压 范围内，同时产生电平移位电路的输入电压V_CLAMP；所述电平移位电路 在高压预调制电路的输出作用下，利用电流镜像电路的偏置作用，利用 死区时间控制电路产生的第一逻辑开关信号S1和第二逻辑开关信号S2， 控制高压管PMOS和高压管NOMS的导通与关断，从而产生电平移位 电路的输出信号V_S，为大电流输出级电路提供逻辑开关信号；所述死区 时间控制电路在数字逻辑驱动信号的作用下，利用逻辑门电路和电容的 延迟作用，产生反相不交迭的第一逻辑开关信号S1和第二逻辑开关信 号S2，控制电平移位电路和大电流输出级的工作状态；所述大电流输出 级，在高压三极管所组成的达林顿复合管作用下，利用高压管NMOS和 电平移位电路产生的逻辑开关信号V_S，以及死区时间控制电路产生的第 二逻辑开关信号S2，产生具有较大源电流和灌电流能力的输出驱动信号 GATE_DRIVER，驱动外围功率器件的导通与关断。

进一步，上述电流镜像电路包括三极管Q3、Q4、Q6、Q7、Q8、 Q9、Q10、Q11、Q12、Q13、Q14和电阻R1、R2、R3、R4、R7；所述 三极管Q13和三极管Q14组成第一电流镜像电路；其中三极管Q3、Q4、 Q6、Q7、Q8、Q9、Q10、Q11、Q12和电阻R1、R2、R3、R4、R7组 成第二电流镜像电路；第一电流镜像电路的输入端连接到外部基准电流 源的输出端I_bias上，第一电流镜像电路用于电流正常工作时为高压预调 制电路提供偏置电流；第二电流镜像电路为高压预调制电路和电平移位 电路提供偏置电流。

上述的高压预调制电路包括LDMOS管LDMOS1、LDMOS管 LDMOS2、稳压二极管D4、D5、D6，三极管Q5；所述LDMOS管LDMOS1 和LDMOS管LDMOS2组成第三电流镜像电路，其中，LDMOS管 LDMOS1作为高压预调制电路的第一高压隔离管，LDMOS管LDMOS2 作为LDMOS管LDMOS1的栅极偏置管，稳压二极管D6作为第三电流 镜像电路的栅极筘位保护，稳压二极管D4、D5的串联组成第一高压预 调制电路，三极管Q5作为高压预调制电路的第二高压隔离管。

上述高压预调制电路中，第三电流镜像电路中LDMOS管LDMOS2 的栅极和漏极连接在一起，同时接在第一电流镜像电路中三极管Q13的 集电极输出端，LDMOS管LDMOS1和LDMOS管LDMOS2的源极连 接到输入电源VDD上，筘位二极管D6连接在第三电流镜像电路LDMOS 管LDMOS1和LDMOS管LDMOS2的栅极和源极之间，LDMOS管 LDMOS1的漏端连接在筘位二极管D4、D5串联的N端，同时连接三极 管Q5的基极、以及第二电流镜像电路中三极管Q7的集电极输出端，在 三极管Q5的发射极产生高压预调制信号V_CLAMP。

上述电平移位电路包括高压PMOS管PMOS1、PMOS2、PMOS3、 PMOS4、PMOS5，高压NMOS管M3、M4、M5以及反相器INV1；所 述的高压PMOS管PMOS1、PMOS2、PMOS5的源端接公共电源V_CLAMP， 即接在高压预调制电路(2)的输出端，所述高压PMOS管PMOS1的栅 极接高压PMOS管PMOS2的漏端，高压PMOS管PMOS1漏端接高压 PMOS管PMOS2的栅极和高压PMOS管PMOS3的源端，同时，在电 流镜像电路中第二电流镜像电路像的偏置作用下，将第二电流镜像电路 三极管Q3的输出端集电极接在高压PMOS管PMOS1的漏端、高压 PMOS管PMOS2的栅极、高压PMOS管PMOS3的源端，作为电平移 位电路的偏置电流，所述高压PMOS管PMOS2的栅极接高压PMOS管 PMOS1的漏端，高压PMOS管PMOS2的漏端接高压PMOS管PMOS1 的栅极和高压PMOS管PMOS4的源端、高压PMOS管PMOS5的栅极， 同时，在电流镜像电路(1)中第二电流镜像电路的偏置作用下，将第二 电流镜像电路三极管Q4的集电极输出端连接在高压PMOS管PMOS1 的栅极、高压PMOS管PMOS4的源端、高压PMOS管PMOS5的栅极， 为电平移位电路(3)提供偏置电流，所述高压PMOS管PMOS3和PMOS4 的栅极接在公共端V_b，高压PMOS管PMOS3的漏端接在高压NMOS 管M3的漏端，高压PMOS管PMOS4的漏端接在高压NMOS管M4的 漏端，所述高压NMOS管M3的栅极接在反相器INV1的输出端，高压 NMOS管M3的源端接公共端GND，所述反相器INV1的输入端接死区 时间控制电路产生的第一逻辑开关信号S1，所述高压NMOS管M4的 栅极接反相器INV1的输入端，即接第一逻辑开关信号S1，高压NMOS 管M4的源端接公共端GND，所述高压PMOS管PMOS5的栅极接高压 PMOS管PMOS2漏端、PMOS1栅极以及PMOS4源端，高压PMOS管 PMOS5的源端接高压预调制电路的输出V_CLAMP，高压PMOS管PMOS5 的漏端接高压NMOS管M5的漏端，所述高NMOS管M5的栅极接死 区时间控制电路产生的第二逻辑开关信号S2，高压NMOS管M5的源 端接公共地端GND，高压PMOS管PMOS5的漏端和高压NMOS管 NOMS5的漏端并接在一起，产生电平移位电路的输出信号V_S，控制大 电流输出级的导通与关断。

上述死区时间控制电路是利用开关电源中脉宽调制信号产生反相 不交迭的第一逻辑开关信号S1和第二逻辑开关信号S2，当脉宽调制信 号是由低电平转换为高电平时，则第一逻辑开关信号S1先由高电平变 成低电平，接着经过门电路和电容的延迟，第二逻辑开关信号S2才由 低电平变为高电平；当脉宽调制信号是由高电平转换低电平时，则第二 逻辑开关信号S2先由高电平变成低电平，接着经过门电路和电容延迟， 第一逻辑开关信号S1才由低电平变为高电平。

上述大电流输出级包括一个达林顿复合结构和一个组合下拉高压 NMOS管，达林顿复合结构具有大的灌电流能力，组合下拉高压NMOS 管具有大的源电流能力，所述的达林顿复合结构是由三极管Q1、Q2、 二极管D1、D2组成，Q1和Q2的集电极接公共电源VDD，三极管Q2 的基极接二极管D2的N端、电阻R5的一端，共同接在电平移位电路 的输出端V_S上，三极管Q2的发射极接二极管D2的P端、二极管D1 的N端、电阻R5的另一端、电阻R6的一端以及三极管Q1的基极，所 述三极管Q1的发射极接电阻R6的另一端、二极管D1的P端，共同接 在大电流输出级的输出端GATE_DRIVER上，所述的组合下拉高压 NMOS管是由高压NMOS管M1、M2、M5以及电阻R5、R6组成，高 压NMOS管M1的漏端接三极管Q1的发射极、电阻R6的一端，共同 接在大电流输出级的输出端GATE_DRIVER上，高压NMOS管M2漏 端接三极管Q1的基极、三极管Q2的发射极，二极管D1的N端、二极 管D2的P端，高压NMOS管M5的漏端接三极管Q2的基极、电阻R5 的一端，共同接在电平移位电路的输出端V_S上，高压NMOS管M1、 M2、M5的栅极并接在一起，连接在死区时间控制电路产生的第二逻辑 开关信号S2，高压NMOS管M1、M2、M5的源端接公共地端GND。

本发明具有以下有益效果：

(1)本发明利用LDMOS管的高压隔离作用和稳压二极管的击穿 稳压特性，将较高的输入电源电压转换为输出驱动开关信号所需要的固 定电平，不仅可以提高驱动电路的可靠性，而且可以很好地保护外围功 率器件。

(2)本发明利用电平移位电路，将来自于数字逻辑驱动电路产生 的脉宽调制信号转换为具有固定电平的输出驱动开关信号，同时加入死 区时间控制电路，防止在电平转换期间存在的电源到地的瞬间大电流现 象。

(3)本发明采用经典的达林顿输出级结构，以提高输出驱动电路 源电流和灌电流的能力。

(4)本发明针对于有源功率因数校正电路对于总谐波失真(THD) 的要求，特别在子模块电路中加入了THD优化机制，减小THD。

附图说明

图1为本发明应用于功率因数校正器中的驱动电路的结构框图；

图2为本发明的具体电路原理图；

图3为本发明中电平移位电路3的具体电路原理图；

图4为本发明中死区时间控制电路4的具体电路原理图；

图5为本发明中死区时间控制电路4产生的输出信号时序图。

具体实施方式

下面将结合本发明具体实施例中的附图，对本发明实施例中的技术 方案进行更为清楚完整的描述和解释，显然，所描述的实施例仅仅是本 发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本 领域普通的技术人员在没有做出创造性劳动前提下所获得的所有其他实 施例，都属于本发明保护的范围。

对发明所涉及的专业术语进行说明：

THD：Total Harmonic Distortion，总谐波失真

EMI：Electro magnetic interference，电磁干扰；

MOS：metal oxide semiconductor，金属氧化物半导体；

LDMOS：Later double-diffused metal oxide semiconductor，横向双扩 散金属氧化物半导体；

NMOS：N-channel metal oxide semiconductor FET，N沟道金属氧化 物半导体场效应晶体管。

PMOS：P-channel metal oxide semiconductor FET，P沟道金属氧化物 半导体场效应晶体管。

为使本发明的目的、技术方案和优点表达的更加清楚明白，下面结 合附图及具体实施例对本发明再做进一步详细地说明。

参照图1，本发明的应用于功率因数校正器中的高压大电流驱动电 路包括：电流镜像电路1、高压预调制电路2、电平移位电路3、死区时 间控制电路4和大电流输出级5。

参照图2，本发明各单元电路的结构和工作原理如下：

电流镜像电路1：

该电路包括三极管Q3、Q4、Q6、Q7、Q8、Q9、Q10、Q11、Q12、 Q13、Q14和电阻R1、R2、R3、R4、R7；三极管Q13、Q14组成第一 电流镜像电路；其中三极管Q3、Q4、Q6、Q7、Q8、Q9、Q10、Q11、 Q12和电阻R1、R2、R3、R4、R7组成二电流镜像电路。第一电流镜像 电路Q14的输入端连接到外部基准电流源的输出端Ibias上，其中，I3 为第一电流镜像电路中Q13的输出电流，为高压预调制电路中的第三电 流镜像电路提供偏置电流；第二电流镜像电路是本发明中THD优化机 制最为重要的部分，I4为第二电流镜像电路中Q7的输出电流，为筘位 电路提供充电电流，Istart为第一电流镜像电路中Q8的输出电流，为第 二电流镜像电路中其它镜像电路提供镜像电流。在有源功率因数校正控 制器中，电路正常工作所需VDD电压一般比较高，因此如果瞬间VDD 达到所需电压打开电路时，会造成输出端的过冲现象，此时THD和EMI 问题就非常严重，甚至会烧毁外部功率开关管；在本发明中，加入了THD 优化机制，当电VDD比较低电路未正常工作时，第一电流镜像电路提 供启动电流IS：

I_S＝(VDD-V_{BE_Q12})/R7                                (1)

该电流在VDD＞VBE_Q12时产生，并且通过镜像电路镜像出去； 电流IS首先镜像至Q8的输出电流Istart，I4也会镜像该电流，并为筘位 二极管D4、D5充电，Q5会逐渐导通，因此高压预调制电路输出电压 VCLAMP会跟随输入电压变化，当瞬间VDD达到所需电压打开电路时， VCLAMP不会发生瞬间跳变，输出端也就不会发生过冲变化，极大优化 THD，并减少EMI的问题；同时I1和I1分别为第二电流镜像电路中Q3 和Q4的输出电流，为电平移位电路提供偏置电流。

高压预调制电路2：

该电路包括LDMOS管LDMOS1(以下称为高压管LDMOS1)和 LDMOS2(以下称为高压管LDMOS2)；稳压二极管D4、D5、D6；三 极管Q5。该高压管LDMOS1和高压管LDMOS2组成第三电流镜像电路， 其中，高压管LDMOS1作为高压预调制电路的第一高压隔离管，高压管 LDMOS2为高压管LDMOS1的栅极提供合适的偏置电压，稳压二极管 D6作为第三电流镜像电路的栅极筘位保护二极管，保证高压管LDMOS1 和LDMOS2的栅源电压在其击穿电压范围内，稳压二极管D4、D5的串 联形成高压预调制电路的核心单元，当输入电源电压VDD比较高时， 且达到了稳压二极管D4和D5的击穿电压，此时第二高压隔离管Q5导 通，高压预调制电路的输出电压VCLAMP大约稳定在二倍的稳压二极 管击穿电压值。

电平移位电路4：

参照图3，所述电平移位电路4包括高压MOS管PMOS1、PMOS2、 PMOS3、PMOS4、PMOS5、NMOS5，高压NMOS管M3、M4以及反 相器INV1。I1和I2分别为第二电流镜像电路中Q3和Q4的输出电流， 为电平移位电路提供电流通路，高压MOS管PMOS3和PMOS4的栅极 接在三极管Q9的集电极Vb上。当脉宽调制信号Driver是由低电平转 换为高电平时，则第一逻辑开关信号S1先由高电平变为低电平，高压 NMOS管M3导通，NMOS管M4关断，Vb和输入偏置电流I1的作用 下，高压管PMOS3管导通，PMOS2的栅极电压VA≈Vb+VGS3，此时 PMOS2导通，高压管PMOS5的栅极电压VB约为输入电源电压 VCLAMP，高压管PMOS1和PMOS5关断，经过门电路和电容的延迟 以后，第二逻辑开关信号S2才由低电平变为高电平，高压NMOS管 M5才导通，VS输出低电平；当脉宽调制信号是由高电平转换低电平时， 则第二逻辑开关信号S2先由高电平变成低电平，高压NMOS管M5马 上被关断，接着经过门电路和电容的延迟，第一逻辑开关信号S1才由 低电平变为高电平，高压NMOS管M3关断，NMOS管M4导通，在电 压Vb和输入偏置电流I2的作用下，高压管PMOS4管导通，PMOS1和 PMOS5的栅极电压VB≈Vb+VGS4，此时PMOS1和PMOS5导通，高 压管PMOS2的栅极电压VA约为输入电源电压VCLAMP，高压管 PMOS2关断，VS输出高电平；加入死区时间控制电路以后，可以防止 在电平转换期间存在的电源到地的瞬间大电流现象。

死区时间控制电路4

参照图4、图5，所述的死区时间控制电路4是利用开关电源中脉 宽调制信号Driver产生反相不交迭的第一逻辑开关信号S1和第二逻辑 开关信号S2，当脉宽调制信号是由低电平转换为高电平时，则第一逻辑 开关信号S1先由高电平变成低电平，接着经过门电路和电容的延迟， 第二逻辑开关信号S2才由低电平变为高电平；当脉宽调制信号Driver 是由高电平转换低电平时，则第二逻辑开关信号S2先由高电平变成低 电平，接着经过门电路和电容延迟，第一逻辑开关信号S1才由低电平 变为高电平。

大电流输出级5：

参照图2、图4和图5，大电流输出级5包括一个达林顿复合结构 和一个复合下拉高压NMOS管，达林顿复合结构具有大的灌电流能力， 复合下拉高压NMOS管具有大的源电流能力，所述的达林顿复合结构是 由三极管Q1、Q2、二极管D1、D2组成，所述的复合下拉高压NMOS 管是由高压NMOS管M1、M2、M5以及电阻R5、R6组成，当输入脉 宽调制信号Driver为高电平时，死区时间控制电路的第一逻辑开关信号 S1为低电平，第二逻辑开关信号S2为高电平，电平移位电路的输出信 号VS为低电平，在复合下拉NMOS管M1、M2和M5的作用下，大电 流输出级的输出GATE_DRIVER被拉低；当输入脉宽调制信号Driver 为低电平时，死区时间控制电路的第一逻辑开关信号S1为高电平，第 二逻辑开关信号S2为低电平，复合下拉NMOS管M1、M2和M5关断， 电平移位电路的输出VS为高电平，在达林顿复合管Q1和Q2的作用下， 大电流输出级的输出GATE_DRIVER被快速充电至高电平；大电流输出 级电路中电阻R5和R6也是本发明中THD优化机制的重要部分，其主 要作用是为了限制输出级的电流大小，防止输出级产生瞬间过冲，优化 THD；同时由于输出驱动信号GATE_DRIVER是通过芯片的一个管脚与 外围功率型器件连接的，因此会产生寄生的电感，该寄生的电感与功率 型器件的栅极寄生电容组成了一个LC谐振电路，而在输出级电路中加 入大小合适的电阻以后，在输出驱动信号高低电平转化期间，能够有效 地抑制输出驱动信号的振荡，减少EMI问题；在输出驱动信号 GATE_DRIVER由高电平转换为低电平时，所述的二极管D1和D2是为 了给达林顿复合管Q1和Q2的基区提供快速放电通路，加快达林顿复合 管Q1和Q2的关断。

本发明利用LDMOS管的高压隔离作用和稳压二极管的击穿稳压特 性，将较高的输入电源电压转换为输出驱动开关信号所需要的固定电平， 不仅可以提高驱动电路的可靠性和安全性，而且可以很好地保护外围功 率器件。并且本发明利用电平移位电路，将来自于数字逻辑驱动电路产 生的脉宽调制信号转换为具有固定电平的输出驱动开关信号，同时加入 死区时间控制电路，防止在电平转换期间存在的电源到地的瞬间大电流 现象。其还采用经典的达林顿输出级结构，以提高输出驱动电路源电流 和灌电流的能力。

本发明针对于有源功率因数校正电路对于总谐波失真(THD)的要 求，特别在子模块电路中加入了THD优化机制，较小THD。

以上所述仅为本发明的较佳实例而已，并不用以限制本发明，凡在 本发明的精神和原则之内，所作的的任何修改，等同替换，改进等，均 应包含在本发明的保护范围之内。