熔丝程序化电路及熔丝的程序化方法

摘要

本发明提供一种熔丝程序化电路及熔丝的程序化方法。该电路包括一电性熔丝，耦接于一MOS晶体管及一电流源节点之间，以及一感测控制电路，耦接于MOS晶体管的一栅极。感测控制电路用以接收一程序化脉冲以及输出一已修正程序化脉冲至MOS晶体管的栅极，以便程序化电性熔丝。已修正程序化脉冲的脉宽由流经电性熔丝的一熔丝电流所决定。本发明有利于降低电性熔丝上的热应力，以便熔断的电性熔丝在各种范围更广的压力、体积、温度变异下具有更高的阻值与更大的感应边限。

说明书

技术领域

本发明涉及半导体装置，特别涉及集成电路中所形成的电性熔丝的程序 化。

背景技术

电性熔丝经常包含于集成电路内，且在特定模式下烧断，以便程序化某 些集成电路。图1A为一种公知的熔丝程序化电路100。如图所示，一电性 熔丝102连接于一NMOS晶体管106与一PMOS晶体管104之间。PMOS 晶体管104具有一栅极耦接至一位元选择线、一源极耦接至一供应电源，以 及一漏极耦接至电性熔丝102。NMOS晶体管106具有一栅极耦接至一字线 WL、一源极耦接至电性熔丝102，以及一漏极耦接至接地。

电性熔丝102是借由施加逻辑0至PMOS晶体管104的栅极以及具有逻 辑1的程序化脉冲至NMOS晶体管106的栅极加以程序化。当PMOS晶体 管104的栅极被施加逻辑0时，PMOS晶体管104会导通，并且当NMOS 晶体管106的栅极被施加为逻辑1的程序化脉冲时，NMOS晶体管106会导 通。程序化脉冲PGM的波形如图1B所示。PMOS晶体管104的栅极上的逻 辑0与NMOS晶体管106的栅极上的程序化脉冲会导通PMOS晶体管104 与NMOS晶体管106，使得电流流过电性熔丝102。电性熔丝102的熔丝电 流(亦可称为程序化电流)亦显示于图1B中。电性熔丝102的熔丝电流的大小 会超过电性熔丝102的阈值/耐受值(Threshold)，以便导致电性熔丝102被烧 断或被程序化。然而，图1A所示的熔丝程序化电路，特别是经过程序、电 压及温度(PVT)的多种各样变异后，经常在电性熔丝烧断后导致其产生各式 不确定的阻值，而在电阻变异大而感测范围小的情况下，不易判断电性熔丝 实际上是否已经被烧断或被程序化。

因此，需要一种新的熔丝程序化电路。

发明内容

为克服上述现有技术的缺陷，本发明为一种熔丝程序化电路，包括一电 性熔丝，耦接于一MOS晶体管及一电流源节点之间，以及一感测控制电路， 耦接于MOS晶体管的一栅极。感测控制电路用以接收一程序化脉冲以及输 出一已修正程序化脉冲至MOS晶体管的栅极，以便程序化电性熔丝。已修 正程序化脉冲的脉宽由流经电性熔丝的一熔丝电流所决定。

本发明的一种熔丝的程序化方法，包括根据一脉冲产生器上所接收的一 程序化脉冲，产生一过渡型程序化脉冲；以及根据所接收到的过渡型程序化 脉冲或一辨识信号，输出一已修正程序化脉冲至一MOS晶体管的一栅极， 其中辨识信号用以辨识流经一电性熔丝的一熔丝电流是否低于一阈值。

本发明的一熔丝程序化电路，包括一电性熔丝，耦接至一MOS晶体管 和一电压源节点；以及一感测控制电路，根据所接收到的过渡型程序化脉冲 或一辨识信号，提供一已修正程序化脉冲至一MOS晶体管的一栅极，其中 辨识信号用以辨识流经一电性熔丝的一熔丝电流是否低于一阈值。

本发明根据被程序化的电性熔丝上所感测到的电流来提供一熔丝电流 有利于降低电性熔丝上的热应力，以便熔断的电性熔丝在各种范围更广的压 力、体积、温度变异下具有更高的阻值与更大的感应边限。

附图说明

图1A为公知的熔丝程序化电路。

图1B为图1A中程序化脉冲及熔丝电流的时序图。

图2为图1A中各种参数对应时间的绘图。

图3A为本发明的熔丝程序化电路的一实施例。

图3B为图3A所示的熔丝程序化电路的细节电路方框图。

图4A为图3B所示的脉冲产生器的一实施例。

图4B为图4A脉冲产生器的信号时序图。

图5为图3A及图3B的熔丝程序化电路的信号时序图。

图6为图3A的熔丝电流与公知熔丝电流的比较图。

其中，附图标记说明如下：

100、300～熔丝程序化电路

102、314～电性熔丝

104～PMOS晶体管

106、316～NMOS晶体管

302～感测控制电路

304～熔丝巨集

318～电阻

306～运算放大器

308～比较器

310～脉冲产生器

312～或门

319、324～延迟电路

320～反相器

322～与门

PGM～程序化脉冲

PGM_new～已修正程序化脉冲

VDDQ～电压源

VCC～第一电压源

PCLB～辨识信号

PGI～过渡型程序化脉冲

Ifuse～熔丝电流

V_ref～参考电压

PGMDB～反相延迟信号

具体实施方式

图2为熔丝程序化电路接收一脉宽近似于5μs的程序化脉冲时电压与电 流的关系。如图2所示，在趋近t＝0μs时，一程序化脉冲VG会传输至图1 所示的NMOS晶体管106的栅极，程序化脉冲VG会导通N型晶体管106， 导致一熔丝电流Ifuse流经电性熔丝102。当通过电性熔丝102的熔丝电流 Ifuse增加时，NMOS晶体管106的漏极电压VD及测试电压VDDQ会短暂 地减少。

在趋近t＝1μs时，熔丝电流Ifuse几乎达到零(zero amps)表示电性熔丝 102已熔解或已被熔断。在t＝1μs后，由于熔丝电流Ifuse开始回流至电性 熔丝102，所以程序化脉冲VG的剩余脉宽中，熔丝电流Ifuse会逐渐地增加。 熔丝电流Ifuse由于电磁(EM)及熔丝中复晶硅上的热应力(thermal stress)而重 建导电路径，并开始回流至电性熔丝102。因此，由图2可见程序化脉冲VG 在趋近t＝1μs时中止，并在提供熔断的电性熔丝102一最大的阻抗。然而， 公知熔丝程序化电路(例如图1A所示者)必须在无法得知压力、体积、温度 (PVT)变异与电性熔丝的种类的情况下，确定所有的电性熔丝皆已程序化， 导致其需要较长的程序化脉冲来确认所有电性熔丝皆已程序化完成。

图3A为本发明中熔丝程序化电路的一实施例，用以提供较适当的程序 化脉冲至电性熔丝。如图3A所示，熔丝程序化电路300包含一感测控制电 路302耦接至一熔丝巨集304。感测控制电路302用以接收一程序化脉冲 PGM，以及输出一已修正程序化脉冲PGM_new至熔丝巨集304。已修正程序 化脉冲PGM_new会被提供至电性熔丝，直到感测控制电路302感测到流经电 性熔丝的电流低于一阈值/耐受值为止。

图3B为图3A的熔丝程序化电路的细节方框图。如图所示，感测控制电 路302包含一运算放大器306、一比较器308、一脉冲产生器310、一或(逻 辑)门312及一延迟电路324。熔丝巨集304包含至少一电性熔丝314耦接至 一NMOS晶体管316。

运算放大器306的一正输入端耦接至用以提供一第一电压源VCC的一 电压源节点，并且运算放大器306的另一负输入端耦接至一电压源VDDQ。 一电阻318耦接于运算放大器306的正输入端及负输入端的间。运算放大器 306的输出端耦接至比较器308的一正输入端，比较器308的一负输入端用 以接收一参考电压V_ref。比较器308用以输出一辨识信号PCLB至或门312 的一第一输入端，而辨识信号PCLB代表运算放大器306的输出与参考电压 V_ref之间的差异。另外，或门312的的一第二输入端用以接收用以来自脉冲 产生器310的一过渡型程序化脉冲PGI，而脉冲产生器310根据所接收的程 序化脉冲PGM，产生过渡型程序化脉冲PGI。

图4A为脉冲产生器310的一实施例。脉冲产生器310包括一延迟电路 319、一反相器320耦接至脉冲产生器310的输出端，以及一与(逻辑)门322 耦接至反相器320的一输出端。延迟电路319的输入端用以接收程序化脉冲 PGM，以及输出一延迟信号至反相器320。反相器320用以输出一反相延迟 信号PGMDB至与门322的一输入端，而与门322的另一输入端则用以接收 程序化脉冲PGM。

与门322所输出的过渡型程序化脉冲PGI由或门312所接收，而或门312 用以根据辨识信号PCLB及过渡型程序化脉冲PGI，输出一信号至一延迟电 路324。延迟电路324用以输出已修正程序化脉冲PGM_new至NMOS晶体管 316的栅极，以便控制NMOS晶体管316开关，借以控制流经电性熔丝314 及NMOS晶体管316的熔丝电流。

图3B中的熔丝程序化电路300的动作可参考图4B及图5说明如下。图 4B及图5为熔丝程序化电路300的多个时序波形图。最初程序化脉冲PGM 为逻辑0或低电平，使得图4B的反相延迟信号PGMDB为逻辑1或高电平。 随着反相延迟信号PGMDB变为低电平，与门322所输出的过渡型程序化脉 冲PGI亦会变为低电平。如图5所示，程序化脉冲PGM在t₁由低电平变为 高电平时，由于延迟电路319导致反相延迟信号PGMDB依然停留在高电平， 此时与门322所输出的过渡型程序化脉冲PGI由低电平转换至高电平。

因为反相延迟信号PGMDB在延迟电路319设定的延迟完后才从高电平 转换至低电平，所以过渡型程序化脉冲PGI的脉宽比程序化脉冲PGM的脉 宽短。即使程序化脉冲PGM依然在高电平，反相延迟信号PGMDB从高电 平变为低电平会使得与门322所输出的过渡型程序化脉冲PGI由高电平转换 至低电平。

或门312接收过渡型程序化脉冲PGI，并输出已修正程序化脉冲PGM_new至NMOS晶体管316。当NMOS晶体管316会根据其栅极上所接收的已修 正程序化脉冲PGM_new，由电流无法流通其漏极至源极的截止状态切换为电 流可流通的导通状态。上述动作可参见图5在t₁时，熔丝电流Ifuse由一较 低的值变至一较高的值。

运算放大器306用以感测流经电性熔丝314的熔丝电流，且输出用以代 表流经电性熔丝314的熔丝电流的一第一电压至比较器308的正输入端，而 比较器308的负输入端则用以接收用以参考电压V_ref。参考电压V_ref代表可 设置阈值(configurable threshold value)。比较器308用以比较两输入端上的第 一电压与参考电压V_ref，当感测到流经电性熔丝314的熔丝电流超出参考电 压V_ref所代表的阈值时，比较器308会于t₂时输出辨识信号PCLB。

参考电压V_ref的值可基于电性熔丝314的熔丝电流的阈值Ith、电阻318 及运算放大器306的增益加以设计。举例而言，跨在电阻318上的电阻跨压 V_R318为流经电性熔丝314的熔丝电流Ifuse与电阻318的乘积。运算放大器 306输出的运算电压V₃₀₆为运算放大器306的增益与电阻跨压V_R318的乘积。 如上述设计方式，若电性熔丝314的阈值Ith为3mA、电阻318的阻值为40 Ω及运算放大器306的增益为5，则参考电压V_ref的设置则为600mV(例如 V_ref＝5*3mA*40Ω＝600mV)。当流经电性熔丝314的熔丝电流高于阈值Ith 时，将产生一高于参考电压V_ref的电压至比较器308的正输入端，进而使比 较器308输出等同于逻辑1的辨识信号PCLB。当流经电性熔丝314的熔丝 电流Ifuse低于阈值Ith时，将产生一低于参考电压V_ref的电压至比较器308， 而比较器308输出等同于逻辑0的辨识信号PCLB。

图5当t₃时，熔丝电流Ifuse的波形呈大斜率下降，这表示电性熔丝314 已被熔断。如t₄所示，熔丝电流Ifuse会持续下降至低于阈值Ith。当熔丝电 流Ifuse低于阈值Ith(等同低于参考电压V_ref)时，比较器308输出的辨识信号 PCLB由高电平转换至低电平。辨识信号PCLB与过渡型程序化脉冲PGI皆 为逻辑0时，或门312经过延迟电路324的延迟时间后，输出由逻辑1转为 逻辑0，上述如t＝5时所示。延迟电路324产生的延迟区段提供了充分的时 间(例如：5ns)使电性熔丝314完全熔断且所感应的熔丝电流趋近于零(zero amps)。

当或门312所输出的已修正程序化脉冲PGM_new为逻辑0时，NMOS晶 体管316截止，流经电性熔丝314的熔丝电流亦截止。当t＝6时，程序化脉 冲PGM由逻辑1转换至逻辑0。

图6为用以比较公知与本发明的熔丝电流的波形的一时序图。如图所示， 由于本发明的熔丝电流Ifuse是根据流经电性熔丝314的感应电流所产生， 故本发明的熔丝电流Ifuse其波形比公知熔丝电流的波形短。根据被程序化 的电性熔丝314上所感测到的电流来提供一熔丝电流有利于降低电性熔丝 314上的热应力，以便熔断的电性熔丝在各种范围更广的压力、体积、温度 (PVT)变异下具有更高的阻值与更大的感应边限。

虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明，任 何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与 润饰，因此本发明的保护范围当视随附的权利要求所界定的范围为准。