用于使用双极二极管元件修整带隙偏移的系统及方法

摘要

本发明揭示一种集成电路，其具有：未经修整带隙产生电路；及耦合到所述未经修整带隙产生电路的带隙产生电路。所述带隙产生电路具有：电流源，其由所述未经修整带隙产生电路控制且与电阻器及第一双极二极管装置串联耦合；双极二极管装置中的一者或一者以上，每一双极二极管装置与所述第一双极二极管装置并联耦合，其中所述集成电路的经修整带隙参考电压输出为双极二极管装置的数目的函数。

说明书

相关申请案交叉参考

本申请案请求对在2008年11月18日提出申请且标题为“用于使用双极二极管元件修整带隙偏移的系统及方法(SYSTEMS AND METHODS FOR TRIMMING BANDGAP OFFSET WITH BIPOLAR DIODE ELEMENTS)”的美国临时申请案第61/115,631号的权益，其以整体引用的方式并入本文中。

技术领域

本申请案的技术领域涉及电路，且更特定来说涉及使用二极管元件修整带隙偏移。

背景技术

在模拟电路设计中，可能难以获得精确的电压或测量，因为模拟组件具有许多随工艺、温度及/或所供应电力而变化的参数。因此，可从带隙参考电压电路产生集成电路的一个或一个以上参考电压。然而，如果所述带隙参考电压由于所供应电力或温度的变化而不准确，那么从所述带隙参考电压导出的所有参考电压也将是不准确的。此可诱发所述集成电路的操作中的实质误差。

准确的电阻器值在模拟电路中对于实现精确的电流值也是重要的。举例来说，如果A/D转换器中的电阻器值不准确，那么与所述A/D转换器的位中的每一者相关联的电压范围可出错。

用于实现更精确的电阻器值的当前技术包括使用激光器来在制作之后修整电阻器，以便获得所述电阻器的精确的值。举例来说，可制作具有比所需电阻值低的电阻值的薄膜电阻器，由此可使用激光束来移除所述电阻器的薄膜的一部分，借此增加其电阻且有效地将所述电阻器精确地“修整”到所述所需值。然而，此类经修整电阻器可在修整之后漂移且此种漂移可因热循环而加剧。

另一种用于修整集成电路中的元件值的技术通过使用多个可熔融链接元件。然而，此种技术消耗集成电路上的实质区域，且需要额外外部引脚。

发明内容

根据实施例，一种集成电路可包含：未经修整带隙产生电路；及耦合到所述未经修整带隙产生电路的带隙产生电路，所述带隙产生电路包含：由所述未经修整带隙产生电路控制且与电阻器及第一双极二极管装置串联耦合的电流源；双极二极管装置中的一者或一者以上，每一双极二极管装置与所述第一双极二极管装置并联耦合，其中所述集成电路的经修整带隙参考电压输出为双极二极管装置的数目的函数。

根据另一实施例，所述一个或一个以上双极二极管装置可包含双极结晶体管。根据另一实施例，所述电流源可为金属氧化物半导体场效应晶体管(MOSFET)。根据另一实施例，所述一个或一个以上双极二极管装置可通过与每一双极二极管装置串联耦合的相应金属氧化物半导体场效应晶体管(MOSFET)与所述第一双极二极管并联耦合。根据另一实施例，所述一个或一个以上双极二极管装置可为确定为不同尺寸的至少两个双极二极管装置。根据另一实施例，至少一个双极二极管装置可通过与所述至少一个双极二极管装置串联耦合的熔丝与所述第一双极二极管并联耦合。根据另一实施例，所述集成电路可进一步包含用于控制与每一双极二极管装置串联耦合的金属氧化物半导体场效应晶体管(MOSFET)的控制单元。根据另一实施例，所述控制单元可包含非易失性存储器。根据另一实施例，所述电阻器可由串联耦合的至少两个电阻器形成。根据另一实施例，所述未经修整带隙产生电路可包含第一及第二分支，其各自具有电流源、串联耦合的电阻器与双极二极管装置以及与所述第一及第二分支耦合且具有控制所述电流源的输出的差分放大器。根据另一实施例，所述第一分支可包含一连串两个电阻器且所述两个电阻器之间的节点与所述差分放大器耦合，且其中所述第二分支在所述电阻器与所述双极二极管装置之间的节点处连接到所述差分放大器。根据另一实施例，所述未经修整带隙产生电路的每一双极二极管装置可包含双极结晶体管。根据另一实施例，所述未经修整带隙产生电路的每一电流源可为金属氧化物半导体场效应晶体管(MOSFET)。

根据另一实施例，一种用于修整带隙输出的系统可包含：未经修整带隙产生电路；耦合到所述未经修整带隙产生电路的带隙产生电路，所述带隙产生电路包含：由所述未经修整带隙产生电路控制且与电阻器及第一双极二极管装置串联耦合的电流源，及双极二极管装置中的一者或一者以上，每一双极二极管与开关串联耦合，其中所述双极二极管装置与开关的串联与所述第一双极二极管并联耦合；及提供用于所述开关的控制信号的处理器，其中所述集成电路的经修整带隙输出为通过所述开关并联耦合的双极二极管装置的数目的函数。

根据另一实施例，所述一个或一个以上双极二极管装置可包含双极结晶体管。根据另一实施例，所述电流源可为金属氧化物半导体场效应晶体管(MOSFET)。根据另一实施例，开关可为金属氧化物半导体场效应晶体管(MOSFET)。根据另一实施例，所述系统可进一步包含用于控制所述开关的控制单元。根据另一实施例，所述控制单元可包含非易失性存储器。根据另一实施例，所述电阻器可由串联耦合的至少两个电阻器形成。

根据又一实施例，一种用于修整带隙参考电压的方法可包含以下步骤：通过具有内部反馈信号的带隙电路产生未经修整带隙电压；提供至少一个可修整带隙分支，所述至少一个可修整带隙分支包含：与电阻器及第一双极二极管装置串联耦合的电流源，及双极二极管装置中的一者或一者以上，每一双极二极管与开关串联耦合，其中所述双极二极管装置与开关的串联与所述第一双极二极管并联耦合；通过所述内部反馈信号控制所述电流源；及控制所述开关，其中所述可修整带隙分支的经修整带隙输出为通过所述开关并联耦合的双极二极管装置的数目的函数。

根据另一实施例，可通过处理器直接控制所述开关。根据另一实施例，可通过选择电路控制所述开关。根据另一实施例，至少一个开关可为熔丝且进一步包含设定所述熔丝的步骤。

附图说明

通过结合附图参阅以下说明可获取对本发明实施例及其优点的更完全理解，附图中相同参考编号指示相同特征，且其中：

图1图解说明根据本发明的某实施例耦合到未经修整带隙产生电路的实例性带隙产生电路；

图2图解说明根据本发明的某实施例的实例性带隙产生电路；

图3图解说明根据本发明的某实施例的具有多个双极二极管的带隙产生电路的实例；

图4图解说明根据本发明的某实施例的具有多个双极二极管的可修整带隙产生电路的相关部分的另一实例；及

图5图解说明显示根据各种实施例由带隙产生电路产生的输出参考电压的曲线图。

具体实施方式

根据实施例，一种集成电路可包含：未经修整带隙产生电路；及耦合到所述未经修整带隙产生电路的带隙产生电路，所述带隙产生电路包含：双极二极管装置中的一者或一者以上，每一双极二极管装置与另一双极二极管装置并联耦合，且其中所述集成电路的经修整带隙输出为双极二极管装置的数目的函数。

根据另一实施例，所述一个或一个以上双极二极管装置可包含双极结晶体管。根据另一实施例，所述一个或一个以上双极二极管装置可包含与金属氧化物半导体场效应晶体管(MOSFET)耦合的双极结晶体管(BJT)。根据另一实施例，所述一个或一个以上双极二极管装置可串联耦合到一个或一个以上电阻器。

根据另一实施例，一种用于修整带隙输出的系统，所述系统可包含：未经修整带隙产生电路；及耦合到所述未经修整带隙产生电路的带隙产生电路，所述带隙产生电路包含：双极二极管装置中的一者或一者以上，每一双极二极管装置与另一双极二极管装置并联耦合，且其中所述集成电路的经修整带隙输出为双极二极管装置的数目的函数。

参照图1到图5可最好地理解优选实施例及其优点，所述图中使用相同的编号来指示相同且对应的部件。

图1图解说明实例性带隙产生电路102，其可由微控制器101或任何其它类型的微处理器或控制器控制且其耦合到未经修整带隙产生电路104。根据本发明的某实施例，经修整带隙产生电路102可通过(举例来说)微控制器101或任何其它处理器或控制器配置，以提供大修整范围(例如，100mV)、小曲率变化、用于低电力应用的低电流(例如，1μA)。未经修整带隙产生电路104可包括串联耦合到一个或一个以上电阻器(R1、R2)的多个双极结晶体管(BJT)116。在图2中所示的实施例中，第一分支包括用于提供电流I的金属氧化物半导体场效应晶体管(MOSFET)118A。所述第一分支进一步包括一方面与BJT 116A耦合且另一方面与MOSFET 118A耦合的串联耦合的电阻器R1与R2，MOSFET 118A与电力供应源120串联耦合。第二分支由串联耦合的MOSFET 118B、电阻器R2及BJT 116B组成。控制MOSFET晶体管118A及B以针对带隙产生电路104的每一分支提供电流I。未经修整带隙产生电路104还可包括反馈回路中控制MOSFET晶体管118的缓冲器122。还将相同控制信号馈送到带隙产生电路102。可在晶体管118A与电阻器R2之间的节点145处获得未经修整带隙产生电路的输出。电路的原理是根据具有负温度系数的二极管连接晶体管116A的正向电压产生第二电压。举例来说，晶体管116A在0.6V下可具有-2mV/K的温度系数。电路104可经尺寸确定以使得电阻器R1及R2上的电压将具有+2mV/K的温度系数。因此，带隙输出电压将几乎是温度不相依的。注意，尽管未经修整带隙产生电路104可包括某些电路元件，但也可使用其它配置。

如图1中所示，此未经修整带隙参考电路104可与带隙产生电路102组合以便还提供经修整带隙参考电压输出135。在一个实施例中，此额外可修整带隙产生电路102可包括一个或一个以上双极二极管元件。举例来说，参照图2，显示实例性带隙产生电路102。带隙产生电路102可包括与第一电阻器1(R1)及第二电阻器(R2)串联耦合的双极二极管106。输出135提供额外经修整带隙输出电压，如下文将解释。为获得恒定的参考电压，此电路提供电路104的额外分支，其使用如上文所解释的原理。详细解释如下。未经修整带隙产生电路104处的未经修整带隙输出电压-电流方程式为：

V_BG＝I*(R1+R2)+V_BE                                方程式1

其中V_BG为未经修整带隙输出，I为电流，R1及R2为未经修整带隙产生电路104中的电阻器的电阻器值，且V_BE为基极-发射极电压。带隙产生电路102处的经修整带隙输出电压-电流方程式为：

V_BGT＝I*(R1+R2)+V_BE(N)                            方程式2

其中V_BGT为经修整带隙输出，I为电流，R1及R2为带隙产生电路102中的电阻器的电阻器值，V_BE为基极-发射极电压，且N为在修整过程中使用的双极二极管的数目。根据方程式2，可基于所使用的双极二极管的数目(N)来调整经修整带隙输出电压-电流，同时保持V_BGT恒定为T(温度)的函数，如下文关于方程式3所示。

根据二极管表达式

I＝I_s*exp(V_BE/V_T)                                      方程式3

其中V_BE为基极-发射极电压，I_s为常数值，且V_T＝kT/q(k为玻尔兹曼常数，q为电子电荷，且T为以开为单位的温度)，

V_BE＝V_T*ln(I/I_s)                                       方程式4

其中ln为自然对数函数，且

V_BE(N)＝V_T*ln|I/(N*I_s)}                                方程式5

将方程式4代入方程式1，

V_BG＝I*(R1+R2)+V_T*ln(I/I_s)                             方程式6

将方程式5代入方程式2得出

V_BGT＝I*(R1+R2)+V_T*ln|I/(N*I_s)|                        方程式7

假设ln(a/b)＝ln(a)-ln(b)且ln(a*b)＝ln(a)+ln(b)，那么方程式7可简化为

V_BGT＝I*(R1+R2)+V_T*(ln(I)-ln(N*I_s))＝I*(R1+R2)+V_T*{ln(I)-ln(N)-ln(I_s)}    方程式8

或

V_BGT＝I*(R1+R2)+V_T*(ln(I)-ln(I_s))-V_T*ln(N)＝I*(R1+R2)+VT*ln(I/I_s)-V_T*ln(N) 方程式9

取代来自方程式9的等于方程式6的前两个表达式，

V_BGT＝V_BG-V_T*ln(N)                                     方程式10

如果在方程式10的两侧上且相对于T(温度)求所述方程式的微分

d/dT(V_BGT)＝d/dT(V_BG)-d/dT(V_T)＝d/dT(V_BG)-(k/q)*ln N   方程式11

其中V_T＝kT/q。k/q*ln N可为非常小的数，因此

d/dT(V_BGT)大致等于d/dT(V_BG)                            方程式12

方程式12显示经修整带隙电压随温度改变的速率与未经修整带隙电压随温度改变的速率大约相同。

如上所述，根据方程式2，经修整带隙输出电压-电流可为在带隙产生电路102中所使用的双极二极管的数目(N)的函数。参照图3，带隙产生电路102的此实施例可包括一个或多个另外双极二极管106n，其可并联耦合到晶体管106。为此，可提供可以数字方式控制的选择电路110以与晶体管106并联地连接每一额外晶体管106n。在一个实施例中，每一额外组可包括与双极结晶体管(BJT)(例如，PNP晶体管或NPN晶体管)106n串联耦合的金属氧化物半导体场效应晶体管(MOSFET)126n，其中每一组由双极二极管106n组成且MOSFET 126n可与另一组且与BJT 106并联耦合。虽然图3中显示四组MOSFET-BJT修整分支，但可使用任何数目个双极二极管106/106n来修整带隙偏移。选择电路110可由微控制器(未显示)来控制以调整带隙参考电路102的参考输出电压且可含有非易失性存储器。因此，依据选择电路110处的数字输入信号，0、1、2、3或4个晶体管106n将并联耦合到晶体管106，借此在输出135处提供不同的参考输出电压。

在又一实施例中，选择电路110可简单地由相应驱动器、寄存器或将数字信号(举例来说，4位信号)传递到晶体管126n的直接连接组成。因此，如果提供确定为不同尺寸的晶体管106n，那么可提供多达2ⁿ个不同的参考输出电压。图4显示可实现此种多样性的电路102的相关部件的另一实施例。此处，以因数2对每一晶体管106₁、106₂、106₃及106₄彼此进行尺寸确定，从而产生(举例来说)不同的接通电阻晶体管性质1、2、4及8。举例来说，此可通过经由分别并联耦合1、2、4或8个晶体管实施每一晶体管来进行。换句话说，晶体管106₁实施为单个晶体管。晶体管106₂实施为并联耦合的两个晶体管。晶体管106₃实施为并联耦合的四个晶体管且晶体管106₄实施为并联耦合的八个晶体管。然而，根据其它实施例，可通过此项技术中众所周知的其它方式来调整接通电阻。

晶体管405、415、425及435以可编程方式将每一额外晶体管106₁、106₂、106₃及106₄连接到如图3中所示与晶体管106耦合的电路102的输出。另外，可任选地通过熔丝440添加一个或一个以上另外的晶体管106₅、106₆及106₇。依据配置，这些晶体管106₅、106₆及106₇可提供延伸的参考电压范围。这些晶体管106₅、106₆及106₇可确定为不同尺寸，例如，晶体管106₅可由m＝17个并联耦合的晶体管组成且晶体管106₆及106₇可由m＝16个并联耦合的晶体管组成，如上文所解释。依据具体要求可使用其它尺寸确定参数。因此，所有图中所使用的值仅为一个具体实施例的实例。可在制造期间设定熔丝440且可由用户一次性编程。在其它实施例中，可由可编程晶体管(例如，晶体管405、415、425或435)取代熔丝440。然而，更多可编程晶体管可需要更多编程信号线450。

图5显示可修整输出电压依据温度的变化。x轴指定从-50到150℃的温度范围且y轴指定输出135及145处的各种带隙输出电压。指定不同曲线的不同符号指代不同编程字。图5显示不同的数“xpnp”，其指代此情况下经激活PNP晶体管106₁、106₂、106₃、106₄、106₅、106₆及106₇的经组合因数m。在图4中所示的实施例的情况下，依据熔丝的设定，仅这些曲线的一些组可用。举例来说，如果仅晶体管106₁、106₂、106₃及106₄可用，那么将可使用0pnp到15pnp，其中增量为1pnp。曲线bg_raw指定145处的未经修整输出电压。

虽然已参照本发明的实例性实施例来描绘、描述及界定本发明的实施例，但此参照并不意味着限定本发明，且不应推断出存在此限定。所揭示的标的物能够在形式及功能上具有大量修改、更改及等效形式，所属领域的技术人员将会联想到这些修改、更改及等效形式并受益于本发明。