闪存阵列集线器、层叠的闪存阵列及交错层叠的闪存阵列

摘要

本发明公开了闪存阵列集线器、层叠的闪存阵列及交错层叠的闪存阵列，可实现更大的容量和更高的性能。其技术方案为：交错层叠的闪存阵列由若干个闪存阵列集线器组成，其中每一个闪存阵列集线器包括：若干个并行数据输入端口，用于连接闪存设备或其他的闪存阵列集线器；一串行数据输入端口，用于连接其他的闪存阵列集线器；一串行数据输出端口，用于连接其他的闪存阵列集线器或计算机；处理器芯片，连接该串行数据输入端口、该串行数据输出端口以及该若干个并行数据输入端口，用于处理数据存储；其中每一闪存阵列集线器的若干个并行数据输入端口和所连接的闪存设备或其他的闪存阵列集线器是交错连接的配置关系。

说明书

技术领域

本发明涉及一种闪存设备，尤其涉及一种可提高闪存阵列性能的设备。

背景技术

目前，硬盘驱动器具有很大的容量，但是比较笨重，而闪存则因为其高密度、非易失性且相对于硬盘驱动器有尺寸小的优点而流行起来。闪存是基于EPROM和EEPROM的技术。EPROM闪存中，大量的存储单元(字节)可以同时被删除，而EERPOM的字节必须单独被擦除。市场上有两种类型的闪存：NOR闪存和NAND闪存。NAND闪存由于其结构更紧凑的存储阵列，具有更高的密度。本申请所指的闪存应该被理解为使用NOR或NAND或其他类型的闪存。

固态硬盘(SSD)采用固态存储器来存储持久数据。大多数固态硬盘制造商使用非易失性存储器。基于闪存的固态硬盘没有移动部件，因此传统的机电磁盘中所固有的寻址时间在闪存存储器中可以忽略不计。单一的NAND芯片速度较慢，原因是相对狭隘的异步IO接口。为了达到高性能的SSD，闪存芯片一般并行使用。然而，目前的固态硬盘是非常昂贵且是非扩展性的。

申请人此前提交了“一种闪存阵列装置”的发明专利(公布号CN 101178933A，公布日是2008年5月14日)，利用这一专利，闪存可以在需要时被添加、删除或替代，通过并联多个廉价的商用闪存来达到高容量和高性能。此外，申请人也提交了“一种数据块的磨损处理方法和装置”的发明专利(公布号CN 101178942A，公布日是2008年5月14日)，这一磨损处理方式可以应用在闪存阵列中，以设计出具有更好的可靠性以及更长寿命的装置。

“一种闪存阵列装置”的发明专利利用平行闪存提高闪存阵列装置的容量和性能。然而，在存储系统中使用并行互连的一个缺陷是：他们往往需要大量的设备之间的互联接口，以便使该装置并行地传输信息。此外，由于并行传播中互连信号的延迟，在这些子系统中纳入设备的数量是有限的。

发明内容

本发明的目的在于解决上述问题，提供了一种闪存阵列集线器，可实现更大的容量和更高的性能。

本发明的另一目的在于提供了一种层叠的闪存阵列，可通过层叠方式实现更多闪存阵列集线器的集合，以提供更大的容量和更高的性能。

本发明的另一目的在于提供了一种交错层叠的闪存阵列，可通过交错层叠的方式实现更多闪存阵列集线器的集合，可实现闪存阵列的更多吞吐量和更优化的性能。

本发明的技术方案为：本发明揭示了一种闪存阵列集线器，包括：

一串行数据输入端口，用于连接其他的闪存阵列集线器；

一串行数据输出端口，用于连接其他的闪存阵列集线器或计算机；

若干个并行数据输入端口，用于连接其他的闪存阵列集线器或闪存设备；

处理器芯片，连接该串行数据输入端口、该串行数据输出端口以及该若干个并行数据输入端口，用于处理数据存储。

本发明还揭示了一种层叠的闪存阵列，由若干个闪存阵列集线器组成，其中每一个闪存阵列集线器包括：

若干个并行数据输入端口，用于连接闪存设备或其他的闪存阵列集线器；

一串行数据输入端口，用于连接其他的闪存阵列集线器；

一串行数据输出端口，用于连接其他的闪存阵列集线器或计算机；

处理器芯片，连接该串行数据输入端口、该串行数据输出端口以及该若干个并行数据输入端口，用于处理数据存储。

根据本发明的层叠的闪存阵列的一实施例，该若干个并行数据输入端口包括USB接口类型、SD卡接口类型、或微型SD卡接口类型。

根据本发明的层叠的闪存阵列的一实施例，该串行数据输入端口和该串行数据输出端口包括无线信号传输接口。

本发明另外揭示了一种交错层叠的闪存阵列，由若干个闪存阵列集线器组成，其中每一个闪存阵列集线器包括：

若干个并行数据输入端口，用于连接闪存设备或其他的闪存阵列集线器；

一串行数据输入端口，用于连接其他的闪存阵列集线器；

一串行数据输出端口，用于连接其他的闪存阵列集线器或计算机；

处理器芯片，连接该串行数据输入端口、该串行数据输出端口以及该若干个并行数据输入端口，用于处理数据存储；

其中每一闪存阵列集线器的若干个并行数据输入端口和所连接的闪存设备或其他的闪存阵列集线器是交错连接的配置关系。

根据本发明的交错层叠的闪存阵列的一实施例，闪存阵列集线器中的并行数据输入端口的交错连接关系的配置是通过电路板接线的方式实现。

根据本发明的交错层叠的闪存阵列的一实施例，闪存阵列集线器中的并行数据输入端口的交错连接关系的配置是通过闪存阵列集线器中的软件控制的方式实现。

根据本发明的交错层叠的闪存阵列的一实施例，该若干个并行数据输入端口包括USB接口类型、SD卡接口类型、或微型SD卡接口类型。

根据本发明的交错层叠的闪存阵列的一实施例，该串行数据输入端口和该串行数据输出端口包括无线信号传输接口。

本发明对比现有技术有如下的有益效果：本发明是通过设计一个闪存阵列集线器，其上的接口分为两种类型：用作并行输入的设备端口以及用作串行输入和输出的I/O端口，前者用于连接各种闪存设备，后者用于多个闪存阵列集线器或主机的连接。通过将这些闪存阵列集线器以层叠的方式集成在一起构成一个闪存阵列，再以交错方式连接闪存阵列的设备端口和各类闪存设备，以增加闪存阵列的容量和优化闪存阵列的性能。

附图说明

图1是本发明的闪存阵列集线器的实施例的结构图。

图2是本发明的层叠的闪存阵列的实施例的结构图。

图3是以非交错方式实现的层叠的闪存阵列的结构图。

图4是本发明的以交错方式实现的层叠的闪存阵列的结构图。

具体实施方式

下面结合附图和实施例对本发明作进一步的描述。

闪存阵列集线器的实施例

图1示出了本发明的闪存阵列集线器的实施例的结构。请参见图1，本实施例的闪存阵列集线器包括处理器芯片10、串行数据输入端口12、串行数据输出端口14以及多个并行数据输入端口16。这些组件之间的连接关系是：串行数据输入端口(USB输入端口)12、串行数据输出端口(USB输出端口)14和多个并行数据输入端口16分别和处理器芯片10连接。

其中每一并行数据输入端口16可以接入闪存设备或其他的闪存阵列集线器，这里的闪存设备是指现有技术中所有的闪存实现的存储装置。并行数据输入端口16的具体接口类型分为多种，例如是USB接口类型、SD卡接口类型、或微型SD卡接口类型等。通常，一个闪存阵列集线器可以设计3～4个并行数据输入端口16，每一个并行数据输入端口16连接闪存设备或者其他的闪存阵列集线器。这些并行数据输入端口16可使得在外部连接的闪存设备和闪存阵列集线器的串行数据输出端口14之间是通过数据并行传输(读/写)来提高存储设备的容量和性能的。

串行数据输入端口12用来连接其他的闪存阵列集线器，串行数据输出端口14用来连接其他的闪存阵列集线器或计算机。

处理器芯片10接收来自串行数据输入端口12、多个并行数据输入端口16的数据，进行数据存储，并将这些数据通过串行数据输出端口14输出到外部。

本实施例的闪存阵列集线器存在的目的就是允许最大程度地利用由USB接口提供的带宽，并允许多个设备同时使用该USB接口。

层叠的闪存阵列的实施例

图2示出了本发明的层叠的闪存阵列的实施例的结构。请参加图2，本实施例的层叠的闪存阵列是由多个图1实施例的闪存阵列集线器1a～1c(在图2中示为3个，实际可以有任意多个)组成的。其中每一个闪存阵列集线器的内部结构均和图1实施例相同。

以闪存阵列集线器1a为例，其包括处理器芯片10a、串行数据输入端口12a、串行数据输出端口14a以及多个并行数据输入端口16a。这些组件之间的连接关系是：串行数据输入端口(USB输入端口)12a、串行数据输出端口(USB输出端口)14a和多个并行数据输入端口16a分别和处理器芯片10a连接。

其中每一并行数据输入端口16a可以接入闪存设备或其他的闪存阵列集线器，这里的闪存设备是指现有技术中所有的闪存实现的存储装置。并行数据输入端口16a的具体接口类型分为多种，例如是USB接口类型、SD卡接口类型、或微型SD卡接口类型等。通常，一个闪存阵列集线器可以设计3～4个并行数据输入端口16a，每一个并行数据输入端口16a连接闪存设备或者其他的闪存阵列集线器。这些并行数据输入端口16a可使得在外部连接的闪存设备和闪存阵列集线器的串行数据输出端口14a之间是通过数据并行传输(读/写)来提高存储设备的容量和性能的。

串行数据输入端口12a用来连接其他的闪存阵列集线器，串行数据输出端口14a用来连接其他的闪存阵列集线器(例如图2中的闪存阵列集线器1b)或计算机。输入端口和输出端口可以包括无线信号传输接口，例如Wifi、蓝牙等无线传输方式。

处理器芯片10a接收来自串行数据输入端口12a、多个并行数据输入端口16a的数据，进行数据存储，并将这些数据通过串行数据输出端口14a输出到外部。

闪存阵列集线器1a的端口分为两种类型：设备端口和I/O端口。所谓的设备端口其实就是多个并行数据输入端口16a，意思就是并行数据输入端口16a是连接闪存设备的。I/O端口其实就是串行数据输入端口12a和串行数据输出端口14a，意思就是串行数据输入端口12a和输出端口14a是用作闪存集线器的输入和输出的，即和其他的闪存阵列集线器(例如闪存阵列集线器1b)或计算机主机进行交流。

以上均是以闪存阵列集线器1a为例来说明，其他闪存阵列集线器如1b、1c等的内部结构相同。而这些闪存阵列集线器相互之间都是通过串行数据输入端口和串行数据输出端口连接的，通常外部闪存设备连接到这些闪存阵列集线器的并行数据输入端口。

这意味着只有支持至少一个设备端口和一个I/O端口的闪存阵列集线器才可以被叠加使用而无需另外的适配器。这也意味着，作为一个插件的集线器设备，其I/O端口必须被接入到母集线器的设备端口。每个母集线器可支持多个子集线器，因为它有多个设备端口，但每个子集线器只能有一个母集线器。

交错层叠的闪存阵列的实施例

图3示出了一种无交错方式实现的层叠的闪存阵列。图3是一张体现闪存设备和闪存阵列中的设备端口是怎么连接的简单示意图。这种设计采用层叠配置下的3个4端口集成电路。在某些情况下，如果同时饱和读取，第一个IC芯片中的四个平行闪存设备就可以让其带宽饱和。在这种情况下，第一个IC芯片饱和工作，而其他两个IC芯片是闲置的。

详细的说，在图3中，U1～U12指的是外部的闪存设备(例如USB设备)，I1～I12是闪存阵列中的闪存阵列集线器上的设备端口(也就是这些并行数据输入端口)。在图3的连接方式中，例如IC1芯片(就是处理器芯片)只能处理USB设备U1～U4，如果U1～U4同时饱和读取，通常就能让整个装置带宽饱和。在这种情况下，第一个IC芯片饱和工作，而其他两个IC芯片是闲置的。换句话说，就是通常4端口同时饱和读取就能让整个装置的带宽达到饱和。

为了解决这一问题，申请人开发了图4所示的交错层叠的闪存阵列。请参见图4，本实施例的交错层叠的闪存阵列是建立在图2所示的层叠的闪存阵列的基础上实现的，其创新的部分在于并行数据输入端口和所连接的闪存设备之间的连接关系的配置。

先来看层叠的闪存阵列，本实施例的层叠的闪存阵列是由多个闪存阵列集线器2a～2c(在图3中示为3个，实际可以有任意多个)组成的。其中每一个闪存阵列集线器的内部结构均和图1和图2的实施例相同。

以闪存阵列集线器2a为例，其包括处理器芯片20a、串行数据输入端口22a、串行数据输出端口24a以及多个并行数据输入端口26a。这些组件之间的连接关系是：串行数据输入端口(USB输入端口)22a、串行数据输出端口(USB输出端口)24a和多个并行数据输入端口26a分别和处理器芯片20a连接。

其中每一并行数据输入端口26a可以接入闪存设备或其他的闪存阵列集线器，这里的闪存设备是指现有技术中所有的闪存实现的存储装置。并行数据输入端口26a的具体接口类型分为多种，例如是USB接口类型、SD卡接口类型、或微型SD卡接口类型等。通常，一个闪存阵列集线器可以设计3～4个并行数据输入端口26a，每一个并行数据输入端口26a连接闪存设备或者其他的闪存阵列集线器。这些并行数据输入端口26a可使得在外部连接的闪存设备和闪存阵列集线器的串行数据输出端口24a之间是通过数据并行传输(读/写)来提高存储设备的容量和性能的。

串行数据输入端口22a用来连接其他的闪存阵列集线器，串行数据输出端口24a用来连接其他的闪存阵列集线器(例如图4中的闪存阵列集线器2b)或计算机。输入端口和输出端口可以是无线信号传输接口，例如是Wifi、蓝牙等无线传输方式。

处理器芯片20a接收来自串行数据输入端口22a、多个并行数据输入端口26a的数据，进行数据存储，并将这些数据通过串行数据输出端口24a输出到外部。

闪存阵列集线器2a的端口分为两种类型：设备端口和I/O端口。所谓的设备端口其实就是多个并行数据输入端口26a，意思就是并行数据输入端口26a是连接闪存设备的。I/O端口其实就是串行数据输入端口22a和串行数据输出端口24a，意思就是串行数据输入端口22a和输出端口24a是用作闪存集线器的输入和输出的，即和其他的闪存阵列集线器(例如闪存阵列集线器2b)或计算机主机进行交流。

以上均是以闪存阵列集线器2a为例来说明，其他闪存阵列集线器如2b、2c等的内部结构相同。而这些闪存阵列集线器相互之间都是通过串行数据输入端口和串行数据输出端口连接的，通常外部闪存设备连接到这些闪存阵列集线器的并行数据输入端口。

本实施例的重点在于：每一个闪存阵列集线器的并行数据输入端口和所连接的闪存设备(例如USB接口的闪存设备)之间的端口对应关系。

在图3的简单示意图中，闪存设备U1～U12和并行数据输入端口I1～I12之间是依顺序一一对应的关系。这样造成了像IC1芯片只能处理闪存设备U1～U4，如果他们同时饱和读取，通常就能让整个装置带宽饱和。

而本实施例中，闪存设备U1～U12和这些闪存阵列集线器2a～2b的并行数据输入端口I1～I12之间是交错配置的。所谓交错配置，在图4中可以看出是：闪存设备U1连接闪存阵列集线器2a的并行数据输入端口I1，闪存设备U2连接闪存阵列集线器2b的并行数据输入端口I5，闪存设备U3连接闪存阵列集线器2c的并行数据输入端口I9，闪存设备U4连接闪存阵列集线器2a的并行数据输入端口I2，闪存设备U5连接闪存阵列集线器2b的并行数据输入端口I6，闪存设备U6连接闪存阵列集线器2c的并行数据输入端口I10，闪存设备U7连接闪存阵列集线器2a的并行数据输入端口I3，闪存设备U8连接闪存阵列集线器2b的并行数据输入端口I7，闪存设备U9连接闪存阵列集线器2c的并行数据输入端口I11，闪存设备U10连接闪存阵列集线器2a的并行数据输入端口I4，闪存设备U11连接闪存阵列集线器2b的并行数据输入端口I8，闪存设备U12连接闪存阵列集线器2c的并行数据输入端口I12。

当然，图4仅仅是作为交错配置的一种示例，只要不是依照编号顺序的一一对应的配置方式都可以看作是本发明应保护的交错配置方式。

这样的交错配置可以使得一个IC芯片能够交错处理连接在其他芯片上的闪存模块，这样的配置可使得闪存阵列从不同的IC芯片上交替选择闪存设备，使得这3个IC芯片总是处理平等数量的闪存设备。对比图3的示例，本实施例交错配置闪存设备，由于其可以交替运行交错连接的闪存设备，使得一个原本最多4端口的配置，变成了8端口或12端口，在闪存阵列插入的闪存设备的数量未达到其饱和状态时，交错配置起到了负载平衡的作用。本实施例的这种交错配置方式可以在硬件或软件层面上实现，硬件是由如图4所示的电路板接线来实现，软件可以通过闪存阵列中的控制器来实现。

上述实施例是提供给本领域普通技术人员来实现或使用本发明的，本领域普通技术人员可在不脱离本发明的发明思想的情况下，对上述实施例做出种种修改或变化，因而本发明的保护范围并不被上述实施例所限，而应该是符合权利要求书提到的创新性特征的最大范围。