用于控制耦合了同步整流逆向变换器的变压器的次级场效应管的电路和方法

摘要

本发明涉及一种次级FETsc控制电路，用于耦合了同步整流逆向变换器的变压器(TCSC)的FETsc。控制电路包括源极-漏极电压VSD传感触发器，一旦发生VSD正0-交叉，就会触发VSD-触发器。漏极-源极电流IDS传感触发器，一旦发生IDS正0-交叉，就会触发IDS-触发器。次级线圈电压Vsec传感触发器，一旦传感到负Vsec，就会触发Vsec-触发器。多触发栅极驱动(MTGD)具有耦合到VSD-触发器、IDS-触发器、Vsec-触发器的触发器输入端，以及驱动FETsc栅极的驱动输出端。MTGD具有状态-I，其中FETsc关闭并闩锁；状态-II，其中FETsc关闭但不闩锁；状态-III，其中FETsc开启但不闩锁。配置MTGD，以便在VSD-触发器激活时，进入状态-III；在IDS-触发器激活时，进入状态-I；在Vsec-触发器激活时，进入状态-II。因此控制电路通过多种不必要的Vsec振荡，避免了FETsc的误触发。

说明书

技术领域

本发明一般涉及功率电子学领域。更确切地说，本发明适用于在逆向变换器的第二面，精确控制开关金属氧化物半导体场效应管(MOSFET)。 

背景技术

开关电源变换器已经在电子行业中普遍使用，例如开关电源、直流-直流电压变换器和直流-交流电压变换器等。 

图1A至图1D表示一种原有技术耦合了传统的整流逆向变换器的变压器(TCCC)1，带有一个磁性耦合的一个初级电路10和一个次级电路30，穿过一个具有初级变压器线圈(PTC)11和次级变压器线圈(STC)31的耦合变压器20。初级电路10具有一个初级开关网络(PSN)12，带有内部循环有源开关，通过初级栅极驱动信号VGpri轮流控制初级开关场效应管((FET_pm)13。因此，初级线圈电流Ipri和次级线圈电流Isec分别流经初级变压器线圈(PTC)11和次级变压器线圈(STC)31，使磁能从初级电路10转移到次级电路30。从而，在次级变压器(STC)31上产生交流电次级线圈电压Vsec。次级电路30具有具有一个功率二极管33和输出电容器(Cout)32的网络，以便对Vsec进行整流、滤波，成为所需的输出电压Vout。在此过程中，初级栅极驱动信号VGpri 14的每个开关循环，所产生的次级线圈电压Vsec以及初级线圈电流Ipri加上次级线圈电流Isec之和，分别对应图1B、图1C和图1D。每个开关循环的特点在于一系列时间标记t_PCR、t_PSX和t_S1C。在时间标记t_PCR处，信号VGpri 14开启，标志着伴随着次级线圈电压Vsec的负0-交叉，初级线圈电流(Ipri)上升。在时间标记处t_PSX，信号VGpri 14关闭，标志着伴随着Vsec与振荡40a的正0-交叉，所产生的变压器行为，会使Ipri-至-Isec立即转移。注意，为了简化说明，所示的Ipri和Isec电流的振幅等于归一化后的PTC11和STC31之间的线圈匝比。其中非常重要的一点是，在Ipri-至-Isec的强烈转移时，由于变压器线圈和整个TCCC1电路中 所存在的固有的各种漏电感和寄生电感，才引起的Vsec振荡40a。最后，在时间标记t_S1C附近，由于一个灵敏的功率二极管33现在关闭(随后一个注入电荷载流子-存储衰减)，以及各种漏电感和寄生电感，因此Isec衰减的末端引起额外的Vsec振荡40b。 

我们注意到，由于这种在大电流传导时巨大的正向电压降(大约0.7V至1V)，功率二极管33会引起TCCC1在时间标记t_PSX和t_S1C之间，产生巨大的功率损耗。正因如此，在一个耦合了同步整流逆向变换器(TCSC)50的变压器的次级电路51中，用图2A至图2C所示的其工作信号波形来说明，功率二极管33可以用一个次级开关场效应管(FET_sc)52代替。对于本领域的技术人员，FET_sc52本身就带有寄生体二极管BD_sc52a。FET_sc52的次级栅极驱动和器件电流用VGsec和I_DS表示。FET_sc52的源极-漏极电压，与功率二极管33的正向电压相同，用V_SD表示。因此，只要BD_sc52a在时间标记t_PSX附近正向偏置，就应通过VGsec打开FET_sc52，关闭BD_sc52a，正向电压降V_SD大幅降低(大约0.1V至0.2V)，这就极大地降低了来自于TCSC50的联合功率损耗。另一方面，在时间标记t_S1C附近，需要关闭FET_sc52，并通过VGsec保持关闭状态，或者通过临近的Vsec降，或者通过传感第一象限电流(正向I_DS)通过FET_sc52，以避免通过STC31短接Cout32。由图中虚线的逆时钟方向弧形箭头表示。 

理解上述对于FET_sc52开启和关闭的要求之后，由于在时间标记t_PSX和t_S1C附近，Vsec振荡40a和40b存在噪声，因此要可靠地实施VGsec控制的其实充满了挑战。图3A和图3B表示国际整流器公司(加利福尼亚，埃尔塞贡多)提出的原有技术解决方案——IR1167S控制器。与上述TCSC50所述的电路结构类似，此处的次级电路由变压器XFM的次级线圈供电，线圈电流I_{D_SEC}流经次级开关晶体管Q1，其栅极由IR1167S的VGATE输出端控制。场效应管Q1的漏极-至-源极电压用V_{DS_SEC}表示。通过LOAD，在输出过滤电容器Co上产生一个特定的直流输出Vout。RC网络由Rdc和Cdc构成，仅为IR1167S供电。因此，为了正确操作，在时间标记参照周期T1和T2时，场效应管Q1的栅极驱动必须开启和关闭，其中V_{DS_SEC}分别跨过两个阈值电压V_TH2和V_TH1，其中V_TH2＝-100mV以及V_TH1＝-10mV。在这些阈值跨越附近，存在上述V_{DS_SEC}振荡的话，这种低振幅阈值电压(V_TH2和V_TH1)就 必需具有其他方法，例如时间窗MOT(最小开启时间)和t_blank(空白期)，以便作为IR1167S设计的一部分。其实，时间窗MOT或t_blank内，V_{DS_SEC}的任何一个其他阈值跨越都要被忽略，才能在存在V_{DS_SEC}振荡时，降低误开关栅极驱动的几率。无论是否使用这些其他方法，IR1167S对于使用的电路，还遵循严格的物理布局规则，以降低误栅极驱动开关。 

如图4A和图4B所示，ON半导体(菲尼克斯，亚利桑那州)在他们的NCP4302控制器和驱动中，提出的另一种原有技术的解决方案，用于控制次级开关FET_SC的栅极驱动。NCP4302感应到FET_SC上的电压降V_{DS_SEC}，开启0.5V阈值。对于次级电流的零探测，230mA电流源在75Ohm电阻上产生的电压降，带有30mV的偏移量。但是，为了在存在V_{DS_SEC}振荡噪声时，降低误开关栅极驱动的几率，都可以通过DLYADJ引脚电压调节的最小开启和关闭时间间隔，仍然是必需的。 

原有技术还有一些使用分立元件的其他实例。除了使用电压和电流传感，开启和关闭次级开关FET_SC之外，还需要在变压器上多余绕组。这种解决方案需要使用大量的额外元件，在性能表现上并不十分有效。 

因此，为了可靠地开关次级开关FET_SC，仍然需要耦合了同步整流逆向变换器的变压器，它具有极少的额外分立元件，而且无需复杂的用户调节。 

发明内容

一种用于控制耦合了同步整流逆向变换器的变压器(TCSC)的次级场效应管的电路，其初级电路和次级电路与变压器耦合在一起。初级电路具有一个与初级开关网络(PSN)耦合在一起的初级变压器线圈(PTC)，由其初级开关场效应管(FET_pm)开关转换。次级电路由带有次级线圈电压(Vsec)的次级变压器线圈(STC)，与输出电容器(Cout)和一个带有内置寄生体二极管BD_sc且正向电压为V_SD的次级开关场效应管(FET_sc)串联。每个TCSC开关循环的特点是都带有时间标记t_PCR、t_PSX和t_S1C，其中t_PCR标志初级线圈电流(Ipri)开始上升伴随着Vsec的负0-交叉；t_PSX标志初级线圈电流(Ipri)-至-次级线圈电流(Isec)转移的瞬间，随后，V_SD的正0-交叉与Vsec振荡；t_S1C标记FET_sc开始在第一象限传导，随后，I_DS正0-交叉与Vsec振荡。次级场效应管控制电路包括： 

a)一个带有触发输出V_SD-触发器的V_SD传感触发器，其模拟输入端耦合到FET_sc端，用于传感V_SD，一旦传感到V_SD的正0-交叉，便激活V_SD-触发器。 

b)一个带有触发输出I_DS-触发器的I_DS传感触发器，其模拟输入端耦合到FET_sc端，用于传感FET_sc的漏极-至-源极电流I_SD，一旦传感到I_SD的正0-交叉，便激活I_SD-触发器。 

c)一个带有触发输出Vsec-触发器的Vsec传感触发器，其模拟输入端耦合到STC端，用于传感Vsec，一旦传感到负Vsec，便激活Vsec-触发器。 

d)一个多-触发栅极驱动(MTGD)，其中触发输入V_SD-输入端、I_DS-输入端和Vsec-输入端分别耦合到V_SD-触发器、I_DS-触发器和Vsec-触发器上，驱动输出端V_GATE耦合到FET_sc的栅极以及一套逻辑状态： 

状态-I，其中FET_sc关闭并闩锁，因此不会被触发开启。 

状态-II，其中FET_sc关闭但不闩锁，因此会被触发开启。 

状态-III，其中FET_sc开启但不闩锁，因此会被触发关闭。 

配置MTGD，以便在V_SD-触发器激活时，进入状态-III，在I_DS-触发器激活时，进入状态-I，在Vsec-触发器激活时，进入状态-II。 

因此，所述的次级场效应管控制电路避免被多个不必要的Vsec振荡引起FET_sc的误触发，避免在时间标记t_PSX和t_S1C附近，进入不正确的状态，以免引起TCSC的次级功率损耗增加。 

作为一个较佳典型实施例，次级场效应管控制电路包括一个偏压输入端(BVIT)，用于接收低功率偏压Vcc，为V_SD传感触发器、I_DS传感触发器、Vsec传感触发器以及MTGD供电。Vcc可以通过低功率偏压网络(LPBN)与STC并联产生。也可选择，由低功率偏压网络(LPBN)与Cout并联产生Vcc。 

在一个较佳典型实施例中，所述MTGD包括： 

一个转换式栅极驱动器(SGD)具有一个耦合到V_SD-触发器的数字触发器输入“开启”，一个数字输入“关闭”和一个耦合到FET_sc栅极的驱动输出端V_GATE，当激活数字触发器输出“开启”时，开启FET_sc，当激活数字触发器输入“关闭”时，关闭FET_sc。 

一个关闭和闩锁(TOL)具有一个耦合到I_Ds-触发器的数字触发器输入 “设置”，一个耦合到Vsec-触发器的数字触发器输入“复位”和一个耦合到数字触发器输入“关闭”的数字输出Q_TOL，通过激活数字触发器输入“设置”激活Q_TOL，通过激活数字触发器输入“复位”使Q_ToL无效。 

在一个较佳实施例中，I_DS传感触发器的模拟输入端与FET_sc结合，四端电流传感开尔文连接，产生一个I_DS很小比例的传感电流样本。 

在一个较佳实施例中，V_SD传感触发器、Vsec传感触发器以及MTGD，同FET_sc一同封装，形成一个四端替换装置，以便进一步提升FET_sc对误触发的抗扰性。四端替换装置可以置于STC的高端或低端。 

一种用于控制耦合了同步整流逆向变换器(TCSC)的变压器的次级FET_sc的方法包括： 

a)传感横跨体二极管BDsc上的正向电压V_SD、FET_sc的漏极-至-源极电流I_DS以及Vsec。 

b1)一旦传感到V_SD的正0-交叉，就开启FET_sc，并保持在传导非闩锁状态，以便随后可以被关闭。 

b2)一旦传感到I_DS的正0-交叉，就关闭FET_sc，并保持在闩锁状态，以便随后可以不被开启。 

b3)一旦传感到负Vsec，消除FET_sc闩锁，并保持在非闩锁状态，以便随后可以被开启。 

因此，本方法避免了由多个不必要的Vsec振荡引起的FET_sc误触发，避免在时间标记t_PSX和t_S1C附近，进入不正确的状态，以免引起TCSC的次级功率损耗增加。 

作为一种完善方法，通过四端电流传感开尔文连接，传感漏极-至-源极电流I_DS，产生一个占I_DS很小比例的传感电流样本。 

对于本领域的技术人员，本发明的这些方面及其多种实施例，在本发明的详细说明中将显而易见。 

附图说明

为了更加全面地说明本发明的各种实施例，特此附上附图以作参考。但是，这些附图仅用作解释说明，并不用于限制本发明的范围。 

图1A至图1D表示一种原有技术的耦合了传统整流逆向变换器的变压器； 

图2A至图2C表示另一种原有技术的耦合了同步整流逆向变换器的变压器； 

图3A与图3B表示一种原有技术的控制电路，用于在耦合了同步整流逆向变换器的变压器控制次级开关场效应管； 

图4A与图4B表示另一种原有技术的控制电路，用于在耦合了同步整流逆向变换器的变压器控制次级开关场效应管； 

图5A与图5B表示本发明的控制电路，用于在耦合了同步整流逆向变换器的变压器控制次级开关场效应管； 

图6表示本发明更加详细的控制电路，用于在耦合了同步整流逆向变换器的变压器控制次级开关场效应管；以及 

图7A与图7B表示本发明的控制电路的两个实施例，用在耦合了同步整流逆向变换器的变压器中。 

具体实施方式

本文中的说明以及所含附图仅涉及本发明现有的一个或多个较佳实施例，以及一些典型的附加器件与/或可选实施例。说明书和附图仅用于解释说明，并非局限本发明。因此，本领域的技术人员可能轻松掌握变化、修正和可选方案。这些变化、修正和可选方案也应属于本发明的保护范围。 

图5A和图5B表示本发明的FET_sc控制电路100，用于在TCSC中控制次级开关FET_sc52(见图2A)。已知次级电路51中，带有次级线圈电压Vsec的次级变压器线圈STC31同输出电容器Cout 32以及FET_sc52串联。FET_sc52具有一个带正向电压V_SD的内置寄生体二极管BD_sc52a。如图5B所示，每个TCSC开关循环的特点是都带有时间标记t_PCR、t_PSX和t_S1C，其中在时间标记t_PCR处，伴随着Vsec的负0-交叉，初级线圈电流(Ipri)开始上升；在时间标记处t_PSX，标志初级线圈电流(Ipri)-至-次级线圈电流(Isec)转移的瞬间，随后V_SD的正0-交叉与Vsec振荡；t_S1C标记FET_sc开始在第一象限传导，随后I_DS的正0-交叉与Vsec振荡。FET_sc控制电路100包括： 

一个带有数字触发输出信号V_SD-触发器106的V_SD传感触发器102。V_SD传感触发器102的模拟输入104a和104b分别耦合到FET_sc52的源极和漏极端，以便传感其V_SD。设计V_SD传感触发器102使得一旦传感到V_SD的正0-交叉，就激活其触发输出信号V_SD-触发器106。 

一个带有数字触发输出信号I_DS-触发器114的I_DS传感触发器110。I_DS传感触发器110的模拟输入112耦合到FET_sc52端子，以便传感其漏极-至-源极电流I_DS。设计I_DS传感触发器110使得一旦传感到I_DS的正0-交叉，就激活其触发输出信号I_DS-触发器114。 

一个带有数字触发输出信号Vsec-触发器120的Vsec传感触发器116。Vsec传感触发器116的模拟输入端118耦合到STC31端，以便传感次级线圈电压Vsec。设计Vsec传感触发器116使得一旦传感到负Vsec，就激活其触发输出信号Vsec-触发器120。 

栅极电路130和缓冲驱动器132串联，产生驱动输出信号V_GATE136，以便开启或关闭FET_sc52。栅极电路130可以通过其V_SD-输入106a开启，也就是V_SD传感触发器102的触发输出信号V_SD-触发器106。栅极电路130可以通过其关闭-信号129关闭。 

一个带有输出即关闭-信号129的可闩锁关闭逻辑128的闩锁和非闩锁输入信号，分别标记为I_DS-输入114a和Vsec-输入120a，用于通过关闭-信号129，在分别保持栅极电路130在开启或关闭状态时，关闭栅极电路130。当可闩锁的关闭逻辑128在其闩锁状态时，栅极电路130不能通过其V_SD-输入106a开启。当可闩锁的关闭逻辑128在其非闩锁状态时，栅极电路130可以通过其V_SD-输入106a开启。可闩锁的关闭逻辑128的I_DS-输入114a和Vsec-输入120a分别分别接通触发输出信号I_DS-触发器114和触发输出信号Vsec-触发器120。 

因此，一旦激活触发输出信号I_DS-触发器114，FET_sc52就会关闭。但是，一旦激活触发输出信号V_SD-触发器106，并且只有当V_SD-触发器106是由Vsec-触发器120激活时，FET_sc52才能开启。在控制次级电路51的FET_sc52内容的范围内，可以作以下陈述： 

一旦传感到I_DS正0-交叉或负Vsec，FET_sc52就会关闭。但是，一旦传感到V_SD的正0-交叉，并且只有当V_SD的正0-交叉是在负Vsec传感之后发 生时，FET_sc52才能开启。 

因此，本发明所述的FET_sc控制电路100，不仅仅是根据阈值瞬间的Vsec和I_DS信号水平来切换FET_sc52的开启和关闭，而是根据TCSC50的自然逻辑操作序列来切换FET_sc52的开启和关闭，无论是否存在Vsec振荡40a和40b。因此，FET_sc控制电路100可以充分降低由于Vsec振荡40a和40b引起的误触发几率，避免在时间标记t_PSX和t_S1C附近，进入不正确的开启/关闭状态，以免引起TCSC50的次级功率损耗增加。 

对于本领域的技术人员，互联的可闩锁关闭逻辑128、栅极电路130和缓冲驱动132，作为一个多触发栅极驱动(MTGD)126，如图5A所示。MTGD126有一个驱动输出信号V_GATE136，驱动FET_sc52的栅极。MTGD126具有触发输入V_SD-输入106a、I_DS-输入114a以及Vsec-输入120a分别耦合到V_SD传感触发器102、I_DS传感触发器110以及Vsec传感触发器116。此外，MTGD126还有一系列逻辑态： 

状态-I ，其中FET_sc52关闭并闩锁，因此它并不会被传感触发器V_SD 102触发开启。 

状态-II，其中FET_sc52关闭但不闩锁，因此它会被传感触发器V_SD 102触发开启。 

状态-III，其中FET_sc52开启但不闩锁，因此它会被传感触发器I_SD 110触发关闭。 

MTGD 126还用于在激活V_SD传感触发器102时，进入状态-III，激活I_DS传感触发器110时，进入状态-I，激活Vsec传感触发器116时，进入状态-II。应明确，除了上述可闩锁关闭逻辑128和栅极电路130以外的多种其他的逻辑构造块，可以设计用于起和MTGD126一样的作用。正如说明中所提到的，提供了FET_sc控制电路100的端子-A和端子-K，沿次级线圈电流Isec的传导路径作连接。 

图6表示在TCSC50中用于控制FET_sc52的本发明FET_sc控制电路200的更加详细的电路图。上一个FET_sc控制电路100的V_SD传感触发器102，嵌在电压比较器202中。上一个FET_sc控制电路100的I_DS传感触发器110，嵌在开尔文连接I_DS传感器210以及一个电压比较器204中。更确切地说，开尔文连接利用一个四端电流传感结构，合并到FET_sc52中，产生一个占I_DS 很小一部分的I_DS传感电流样本。作为一个典型实施例，I_DS与I_DS传感电流的比可以在100∶1至100000∶1的范围内变化。上一个FET_sc控制电路100的Vsec传感触发器116，嵌在电压比较器206中。无需赘述，各种电压比较器202、204和206的阈值电压，可以由禁带电压参考值208产生。另一应用示例中，电压比较器202的阈值电压可以从20mV至200mV之间设置。可以设置电压比较器204的阈值电压，对应从0.1mA至10mA的I_Ds阈值。可以设置电压比较器206的阈值电压，对应从-0.1V至-1V的阈值电压。MTGD126嵌在关闭和闩锁(TOL)212和开关栅极驱动(SGD)214中，TOL212的数字输出Q_TOL耦合到SGD214的数字输入“关闭”上。TOL212的数字输入“设置”和“复位”分别耦合到电压比较器204和206的输出端，SGD214的数字输入“开启”耦合到电压比较器202的输出端。因此，激活数字输入“设置”和“复位”，将分别激活Q_TOL和使Q_TOL无效。同样地，激活数字输入”开启”和“关闭”，将分别开启和关闭FET_sc52。最终，FET_sc控制电路200的上述全部信号处理构造块，都由电压Vcc的偏压输入端(BVIT)201供电。 

图7A和图7B表示用在TCSC中的本发明控制电路的两个实施例。图7A中，本发明FET_sc与控制电路220中，其端子-A和端子-K，沿次级线圈电流Isec的低端传导路径连接。因此，FET_sc与控制电路220形成FET_sc52的四端替换装置。低功率偏压网络(LPBN)222与Cout32并联，用于产生Vcc。在图7B中，本发明FET_sc与控制电路220中，其端子-A和端子-K，沿次级线圈电流Isec的高端传导路径连接。因此，FET_sc与控制电路220也形成FET_sc52的四端替换装置。低功率偏压网络(LPBN)222与STC31并联，用于产生Vcc。 

通过上述说明和附图，给出了参照典型结构的各种实施例。本领域的技术人员应理解，本发明可用于多个其他特殊形式，而且本领域的技术人员无需多余的实验，就可以实施这些实施例。鉴于本专利文件，因此本发明的范围不应局限于上述典型实施例，而应由所附的权利要求书限定。权利要求等价范围之内的任何和所有修正，都应属于本发明的意图和范围。