法律状态公告日
法律状态信息
法律状态
2018-09-04
未缴年费专利权终止 IPC(主分类):H03D7/14 授权公告日:20120704 终止日期:20170915 申请日:20100915
专利权的终止
2012-07-04
授权
授权
2011-03-16
实质审查的生效 IPC(主分类):H03D7/14 申请日:20100915
实质审查的生效
2011-01-19
公开
公开
技术领域
本发明属于射频集成电路设计技术领域,具体涉及一种锗化硅双极-互补金属氧化物半导体(SiGe BiCMOS)上变频混频器。
背景技术
近年来,随着射频集成电路技术的迅速发展,无线通信产品已广泛应用于各行各业中,如工业控制,军用通信及日常生活。混频器几乎存在于所有的无线通信系统中,并且在收发系统中扮演频谱搬移的角色,所以性能良好的混频器是良好通信的保证。目前,利用互补金属氧化物半导体(CMOS)工艺制作性能优良的混频器已有许多成功的案例,但用SiGe BiCMOS工艺制作混频器更具优势。与CMOS工艺相比,SiGe BiCMOS工艺具有更高的特征频率,有资料表明,锗硅异质结的最高特征频率已达到375GHz,能有效减小电路的噪声,BiCMOS电路既有CMOS电路高集成度、低功耗的优点,又获得了双极型电路高速、强电流驱动能力的优势,因此基于SiGe BiCMOS工艺制造混频器是一个很好的选择。
混频器一般可以划分为无源混频器和有源混频器,其划分标准为是否能够提供足够大的增益。无源混频器的线性度较好,但具有一定的变频损耗,故要求前级模块具有较高的转换增益以抑制后级电路的噪声;有源混频器的转换增益较高,可降低对前级电路的增益要求,但线性度相对弱些。MOS器件具有流片成本低,工艺成品率高,集成度高等优点,所以如今混频器通常采用有源混频器。基于MOS工艺的吉尔伯特混频器以其相对较高的增益、较低的噪声等优点被广泛采纳,但其中还存在一些问题,如普通的电阻做负载时,存在增益和输出摆幅之间的矛盾;传统吉尔伯特结构的噪声系数通常都比较大,通常在15dBm以上,如何有效的降低噪声又保持较高的转换增益和线性度仍是一个难题,这些都是需要改进的问题。
发明内容
本发明的目的是提供一种锗化硅双极-互补金属氧化物半导体(SiGe BiCMOS)上变频混频器,该混频器具体电路包含了两个吉尔伯特双平衡单元结构,电路结构从上到下包括输出级,开关级,跨导级,电流源级;同时,电路还采用了电流注入方式,在最顶端有4个N型MOS管,动态抽取流过开关的电流,减小开关的噪声贡献。该混频器结合了Bipolar(双极型)器件和MOS器件两者的优点,利用了SiGe(锗化硅)器件低噪声优势,具有低噪声,高线性度,低谐波失真,工作速度快等特点。
本发明具体技术方案是:
一种锗化硅双极-互补金属氧化物半导体上变频混频器,该混频器包括:第一基带信号端INI,第二基带信号端INIB,第三基带信号端INQ,第四基带信号端INQB,其INI、INIB、INQ、INQB幅值大小相同,但相位分别相差90度;零位本振信号端LO0,90度本振信号端LO90,180度本振信号端LO180,270度本振信号端LO270,其LO0、LO90、LO180、LO270幅值大小相同,相位分别相差90度;第一偏置电压端VB22,第二偏置电压端VB2,第三偏置电压端VB15,输出端OUT1,输出端OUT2,电源端VDD33,接地端GND,第一晶体管Q1,第二晶体管Q2,第三晶体管Q3,第四晶体管Q4,第五晶体管Q5,第六晶体管Q6,第七晶体管Q7,第八晶体管Q8,第九晶体管Q9,第十晶体管Q10,第十一晶体管Q11,第十二晶体管Q12,第十三晶体管Q13,第十四晶体管Q14,第一MOS管M1,第二MOS管M2,第三MOS管M3和第四MOS管M4,具体连接方式为:第一晶体管Q1集电极和第一电阻R1相连,基极与第四电阻R4和第二电容C2的一端并联,发射极与第九晶体管Q9的集电极相连;第二晶体管Q2基极与第一电容C1和第三电阻R3的一端连接,集电极与第二电阻R2相连,发射极与第九晶体管Q9的集电极相连;第三晶体管Q3基极与第二晶体管Q2的基极相连,集电极与第一电阻R1相连,发射极与第十晶体管Q10的集电极相连;第四晶体管Q4基极与第二电容C2和第四电阻R4的一端连接,集电极与第二电阻R2相连,发射极与第十晶体管Q10的集电极相连;第五晶体管Q5集电极与第一电阻R1相连,基极与第六电阻R6和第四电容C4的一端并联,发射极与第十一晶体管Q11的集电极相连;第六晶体管Q6基极与第三电容C3和第五电阻R5的一端连接,集电极与第二电阻R2相连,发射极与第十一晶体管Q11的集电极相连;第七晶体管Q7基极与第六晶体管Q6基极相连,集电极与第一电阻R1相连,发射极与第十二晶体管Q12的集电极相连;第八晶体管Q8基极与第四电容C4和第六电阻R6的一端连接,集电极与第二电阻R2相连,发射极与第十二晶体管Q12的集电极相连;第九晶体管Q9基极与第五电容C5和第七电阻R7的一端相连,集电极与第一晶体管Q1、第二晶体管Q2的发射极连接,发射极与第十三晶体管Q13的集电极连接;第十晶体管Q10基极与第八电阻R8和第六电容C6连接,集电极与第三晶体管Q3、第三晶体管Q4的发射极连接,发射极与第十三晶体管Q13的集电极连接;第十一晶体管Q11基极与第十电阻R10和第八电容C8相连接,集电极与第五晶体管Q5和第六晶体管Q6的发射极相连,发射极与第十四晶体管Q14的集电极相连,第十二晶体管Q12基极与第九电阻R9和第七电容C7相连,集电极与第七晶体管Q7和第八晶体管Q8发射极相连,发射极与第十四晶体管Q14的集电极相连;第十三晶体管的基极与第十一电阻R11相连,集电极与第九晶体管Q9、第十晶体管Q10的发射极连接,发射极与接地端GND连接;第十四晶体管基极与第十二电阻R12相连,集电极与第十一晶体管Q11、第十二晶体管Q12的发射极相连,发射极与接地端GND相连;第一MOS管M1栅极与第一偏置电压端VB22相连,漏极与电源端VDD33相连,源极与第一晶体管Q1和第二晶体管Q2的发射极相连;第二MOS管M2栅极与第一偏置电压VB22相连,漏极与电源端VDD33相连,源极与第三晶体管Q3和第四晶体管Q4的发射极相连;第三MOS管M3栅极与第一偏置电压VB22相连,漏极与电源端VDD33相连,源极与第七晶体管Q7和第八晶体管Q8的发射极相连;第四MOS管M4基极与偏置电压VB22相连,漏极与电源VDD33连接,源极与第七晶体管Q7和第八晶体管Q8发射极相接;第一电容C1跨接在本振信号端LO0、第三电阻R3、第二晶体管Q2和第三晶体管Q3基极之间;第二电容C2跨接在本振信号端LO180与第四电阻R4和第一晶体管Q1、第四晶体管Q4的基极之间;第三电容C3跨接在本振信号端LO90与第五电阻R5和第六晶体管Q6、第七晶体管Q7的基极之间;第四电容C4跨接在本振信号端LO270与第六电阻R6和第五晶体管Q5、第八晶体管Q8的基极之间;第五电容C5跨接在基带信号端INI与第七电阻R7和第九晶体管Q9基极之间;第六电容C6跨接在基带信号INIB与第八电阻R8和第十晶体管Q10基极之间;第七电容C7跨接在基带信号INQ与第九电阻R9和第十二晶体管Q12基极之间;第八电容C8跨接在基带信号INQB与第十电阻R10和第十一晶体管Q11基极之间;第一电阻R1的两端分别与电源端VDD33和第一晶体管Q1的集电极相连;第二电阻R2跨接在电源端VDD33和第八晶体管Q8集电极之间;第三电阻R3两端分别与第一电容C1和第四电阻R4相接;第四电阻R4跨接在第二电容C2和第三电阻R3之间;第五电阻R5跨接在第三电容C3和第六电阻R6之间;第六电阻R6两端分别与第四电容C4和第五电阻R5相连;第七电阻R7一端接第五电容C5,另一端与第三偏置电压VB15以及第八电阻R8相接;第八电阻R8一端与第六电容C6相接,另一端与第三偏置电压VB15以及第七电阻R7相接;第九电阻R9一端与第七电容C7相接,另一端和第三偏置电压VB15以及第十电阻R10相接;第十电阻R10一端与第八电容C8相接,另一端和第三偏置电压VB15以及第九电阻R9相连;第十一电阻R11一端接偏置电压VB2,另一端接第十三晶体管Q13基极;第十二电阻R12一端接偏置电压VB2,另一端接第十四晶体管Q14的基极;输出端OUT1设在第一晶体管Q1和第一电阻R1之间;输出端OUT2设在第八晶体管Q8和第二电阻R2之间。
所述第一晶体管Q1至第十四晶体管Q14为锗化硅双极型晶体管。
本发明在传统吉尔伯特结构的基础上,采取电流抽取方式,动态抽取通过开关的电流,既减小噪声又使开关对本振信号更灵敏。本发明能够将基带信号与900MHz的本振信号上混频,同时转换增益为-2.5dB,单边带噪声系数为9dB,输入1dB压缩点为-1.3dBm。本发明具有以下优点:
1、SiGe BiCMOS工艺的应用
本发明基于0.18um SiGe BiCMOS工艺制作混频器,如前所述,SiGe BiCMOS工艺具有低功耗,低噪声等优点,所以本发明在工艺上占有一定优势。
2、低噪声
本发明在工艺上基于SiGe工艺,在一定程度上已减小噪声,在电路结构上采用动态电流抽取方式在一定程度上降低了噪声,传统吉尔伯特结构的噪声系数通常都在15dB以上,而本发明混频器的单边带噪声系数为9dB,双边带噪声系数为12dB,比传统吉尔伯特混频器噪声低很多。
3、高线性度
动态电流抽取方式使开关管更加灵敏,减少了开关级的非线性贡献,从而提高了线性度,仿真显示,输入1dB压缩点为-1.3dBm,输入三阶交调点IIP3为8dBm以上,说明本发明线性度良好。
附图说明
图1为传统的吉尔伯特单平衡混频器的电路图
图2为本发明的上变频混频器的电路图
具体实施方式
参阅图2,本发明的电路可以分为五个部分,从上到下依次是输出负载级、电流注入管、开关级、跨导级、尾电流源级。也可分为左右两边I路和Q路部分。VB15、VB2和VB22端分别偏置在1.5V,2V和2.2V,尾电流源Q13、Q14工作在饱和区,提供直流偏置电流,并且可以抑制共模沉底噪声和干扰;跨导管Q9、Q10、Q11、Q12将转换的基带电压信号转换为电流信号;电阻R3、R4、R5、R6、R7、R8、R9、R10、R11、R12是直流偏置电阻,电容C1、C2、C3、C4、C5、C6、C7、C8是隔直电容,防止直流偏置信号泄露,Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8是开关管,可以交替的流过小信号电流,从而实现混频,在电路设计时,使开关管Vgs-Vth略大于0,以便于较小的本振信号实现良好的开关性能,但是开关管Vgs和Vth的差值影响着电路的线性度和噪声系数,需要折衷考虑;在负载输出端,R1和R2把电流信号转换成电压信号,MOS管M1、M2、M3、M4是电流注入管,动态抽取流过开关管的电流,可以减小开关级的闪烁噪声。
整个设计的所有器件尺寸见表1。
表1器件尺寸汇总
在本发明中,充分利用了SiGe BiCMOS工艺的技术特点:用Bipolar NPN管代替传统MOS管作为开关级、跨导级、电流源级,同时采取动态电流抽取方式抽取开关管电流,减小了噪声系数,提高了线性度。
本发明可应用于全球通(GSM)系统、射频识别(RFID)系统。
机译: 用于双互补金属氧化物半导体电路的发射极窗口的叠层的制造涉及在相同温度和压力下在半导体衬底中沉积氮化硅和二氧化硅层
机译: 一种集成的硅-锗-异质双极trani栅极和集成的硅-锗异质双极晶体管的生产方法。
机译: 一种获得极纯硅,碳化硅和锗的方法