一种用于减小全数字锁相环锁定时间的模式切换控制器

摘要

本发明提供了一种用于减小全数字锁相环锁定时间的模式切换控制器，该控制器包括，有限状态机，用于对应所述数控振荡器输出频率跳转的状态；计数器，用于记录所述数控振荡器的输出频率在同一个频率上停留的参考时钟的周期数。一种采用上述模式切换控制器的全数字锁相环系统，该系统包括，系统时钟产生电路、频率控制字产生电路及其接口电路、模式切换控制器、加法器、数控振荡器。本发明提出的用模式切换控制器减小ADPLL锁定时间的方法，不仅可以有效的减小ADPLL的锁定时间，而且电路实现简单，对系统参数不敏感，有很好的鲁棒性。