用于从粗略时序源产生精确时序的装置和方法

摘要

一种用于在由输入指示的特定时间处产生脉冲的装置。所述装置包括：偏置电压产生器，用于产生作为所述输入的函数的偏置电压；电流产生器，用于产生电流；斜坡电压产生器，用于产生斜坡电压，所述斜坡电压具有作为所述偏置电压的函数的初始值和作为所述电流的函数的斜率；以及脉冲产生器，用于响应于所述斜坡电压达到阈值电压而产生脉冲。采用这个结构，产生脉冲的时间受到所述输入的控制。这可以用于收发机中，以控制发送的时间和接收的时间。这些时间可以用于建立诸如超宽带(UWB)信道之类的通信信道来与其它设备进行通信。

说明书

技术领域

本申请总体上涉及用于从诸如周期时钟之类的粗略时序源产生精确时序(例如脉冲)的装置和方法。

背景技术

以前的通信系统使用通常功率效率低的技术。这些系统通常使用即使在不发送或接收通信时也需要连续供电的发射机和接收机。这种处于空闲状态的同时仍在耗电的系统从功率的观点来看通常是效率较低的。

在一些应用中，这种功率效率低的通信系统在其扩展使用中会呈现出局限性。例如，依赖于电池供电的便携式通信设备在其电池需要替换或充电之前通常具有相对较短的连续操作使用期限。在一些情形下，这会导致不利的结果，例如数据丢失、通信延迟、降低的会话期间和停机时间。

另一方面，在空闲时间期间功耗充分低的通信系统通常能够以有限的电源在较长的时间段中操作。因此，仅在要发送信号时才给发射机通电的通信系统通常会比连续通电的发射机消耗较少的功率。类似的，仅在要接收信号时才给接收机通电的通信系统通常会比连续通电的接收机消耗较少的功率。

发明内容

以下是本公开文件的示例性方案的概述。为了方便，本公开文件的一个或多个方案在本文中可以称为“一些方案”。

本公开文件的一些方案涉及一种用于根据输入产生脉冲的装置。所述装置包括：第一产生器，用于产生作为所述输入的函数的偏置电压；第二产生器，用于产生电流；第三产生器，用于产生斜坡电压，所述斜坡电压具有作为所述偏置电压的函数的初始值和作为所述电流的函数的斜率；以及第四产生器，用于响应于所述斜坡电压达到阈值电压而产生脉冲。

如果所述输入指示了更接近阈值电压的偏置电压，那么斜坡电压就在相对较短的时间区间中达到该阈值电压，导致相对较早地产生脉冲。另一方面，如果所述输入指示了更远离阈值电压的偏置电压，那么斜坡电压就在相对较长的时间区间中达到该阈值电压，导致相对较晚地产生脉冲。因此，产生脉冲的时间受到所述输入的控制。这可以用于在脉冲的持续时间内使能发射机和接收机，以便控制信号的发送和接收的时间。这些时间可以用于建立通信信道来与其它设备进行通信。

在一些方案中，斜坡电压的初始值可以与偏置电压基本上相同或与偏置电压相关。偏置电压可以由数模转换器(DAC)产生。可以使用校准电路来对偏置电压进行校准，以便使所述输入与脉冲的产生相关联。更具体的，校准电路可以为DAC确定对应于偏置电压的上限(例如脉冲产生器的阈值电压)的数字输入字。可以为DAC预先定义对应于DAC的偏置电压的下限的数字输入字。可以通过插值来为DAC确定对应于在上限与下限之间的偏置电压的输入字。

在一些方案中，电流以及斜坡电压的斜率可以是正的、负的、线性的或非线性的。电流可以由电流模式数模转换器(DAC)产生。可以使用校准电路来对电流进行校准，以便使所述输入与脉冲的产生相关联。更具体的，在将偏置电压设定为其下限的情况下，电流校准电路确定一个电流，该电流导致斜坡电压在脉冲产生的时间上限处达到阈值电压。可以使用周期性的时钟源来定义在其中产生脉冲的区间。

在一些方案中，可以将所述装置配置为或用于通信设备，以建立例如一个或多个超宽带(UWB)信道，以便使用脉分多址(PDMA)技术与其它设备进行通信。UWB信道可以具有在20％或更大数量级上的相对带宽、在500MHz或更大数量级上的带宽、或者二者。

在一些方案中，可以将所述装置实现为或用于耳机、医学设备、麦克风、生物测定传感器、心率监视器、计步器、EKG设备、用户I/O设备、手表、遥控器、开关、胎压监视器、娱乐设备、计算机、销售点(POS)设备、助听器、机顶盒、蜂窝电话，或者具有某些形式的无线信号传输能力的设备。在一些方案中，所述装置可以实现在用于通信系统的接入设备中(例如WiFi接入点)中或者包括该接入设备。例如，所述装置可以经由有线或无线通信链路向另一个网络(例如互联网之类的广域网)提供连通性。

在结合附图加以考虑时，依据本公开文件的以下详细说明，本公开文件的其它方案、优点和创新特点是显而易见的。

附图说明

图1A-B示出了根据本公开文件的一些方案的用于产生脉冲的示例性装置的各方框图；

图1C示出了根据本公开文件的一些方案的产生脉冲的示例性方法的流程图；

图2A示出了根据本公开文件的一些方案的由用于产生脉冲的示例性装置所产生的示例性信号的曲线图；

图2B示出了根据本公开文件的一些方案的由用于产生脉冲的示例性装置所产生的示例性信号的曲线图；

图3示出了根据本公开文件的一些方案的用于产生脉冲的示例性装置的示意图；

图4A-B示出了根据本公开文件的一些方案的由用于产生脉冲的示例性装置所产生的示例性信号的曲线图；

图5A示出了根据本公开文件的一些方案，对由用于产生脉冲的示例性装置所产生的电流进行校准的示例性方法的流程图；

图5B-C示出了根据本公开文件的一些方案的在校准过程期间由用于产生脉冲的示例性装置所产生的各种信号的曲线图；

图6示出了根据本公开文件的一些方案，对由用于产生脉冲的示例性装置所产生的偏置电压进行校准的示例性方法的流程图；

图7示出了根据本公开文件的一些方案的示例性通信装置的方框图；

图8A-C示出了根据本公开文件的一些方案的各种脉分多址(PDMA)调制技术的时序图；及

图9示出了根据本公开文件的一些方案的通过多条信道彼此进行通信的各种通信设备的方框图。

具体实施方式

以下说明本公开文件的各个方案。显然，本文的技术可以体现为各种形式，本文公开的任何具体结构、功能或结构及功能都仅仅是代表性的。根据本文的教导，本领域技术人员应意识到本文公开的某个特定方案可以独立于任何其它方案来实现，并可以以各种方式组合这些方案中的两个或多个。例如，可以用本文阐述的任意数量的方案来实现装置或实施方法。另外，作为本文阐述的一个或多个方案的补充，或者替代本文阐述的一个或多个方案，可以使用其它结构、功能或结构及功能来实现这个装置或实施这个方法。

作为以上一些概念的示例，在一些方案中，用于产生脉冲的装置包括：用于产生作为输入的函数的偏置电压的产生器；用于产生电流的产生器；用于产生斜坡电压的产生器，所述斜坡电压具有作为所述偏置电压的函数的初始值和作为所述电流的函数的斜率；以及用于响应于所述斜坡电压达到阈值电压而产生脉冲的产生器。在其它方案中，所述装置包括用于产生作为输入的函数的斜坡电压的产生器；以及用于当所述斜坡电压达到阈值电压时产生时序事件的产生器。

图1A示出了根据本公开文件的一些方案的用于产生脉冲的示例性装置100的方框图。会理解，装置100仅仅是时序事件产生器的一个示例。装置100在由脉冲位置输入指示的特定时间处产生脉冲。如以下更详细论述的，装置100可以用于使能发射机以便发射信号和/或使能接收机以便接收信号。以此方式，可以借助于诸如脉分多址(PDMA)的脉冲调制技术来建立一条或多条通信信道。

总之，装置100产生斜坡电压，其包括作为输入的函数的初始偏置电压和作为电流的函数的斜率。当斜坡电压达到一阈值电压时，装置100产生脉冲。通过将偏置电压作为所述输入的函数来进行改变，斜坡电压在不同的时间处达到阈值电压。因此，可以由所述输入来控制脉冲产生的时间。

更具体的，装置100包括偏置电压产生器102、电流产生器104、斜坡电压产生器106和脉冲产生器108。偏置电压产生器102接收输入，例如数字字，并产生相应的偏置电压。电流产生器104产生电流，该电流可以基本上是常数、可以随时间线性地变化、或者可以随时间非线性地变化。在一些方案中，电流可以从电流产生器104流向斜坡电压产生器106。在一些方案中，电流可以从斜坡电压产生器106流向电流产生器104。

斜坡电压产生器106依据从偏置电压产生器102接收的偏置电压和从电流产生器104接收的电流来产生斜坡电压。在一些方案中，斜坡电压产生器106使用偏置电压来为斜坡电压设定初始值。在一些方案中，斜坡电压产生器106使用电流来控制斜坡电压的斜率。作为示例，斜坡电压产生器106对电流进行积分运算以产生斜坡电压。

当斜坡电压达到预定阈值电压时，脉冲产生器108产生脉冲。如所述的，所述输入设定偏置电压，所述偏置电压是斜坡电压的初始值。因此，通过改变偏置电压，斜坡电压在取决于所述输入的不同时间处达到阈值电压。因此，由所述输入控制脉冲产生的时序。参考以下的示例，对其更好地加以解释。

图2A示出了根据本公开文件的一些方案的由示例性装置100所产生的示例性信号的曲线图。在这个示例中，由电流产生器104产生的电流基本上是常数，并从电流产生器104流向斜坡电压产生器106。该曲线图的纵轴表示斜坡电压，横轴表示时间。在曲线图的顶部附近显示了阈值电压。如上所述，当斜坡电压达到阈值电压时，脉冲产生器108产生脉冲。

如该曲线图所示，斜坡达到阈值的时间取决于偏置电压。例如，如果根据所述输入，偏置电压产生器102产生400毫伏(mV)的偏置电压，则斜坡电压就在100纳秒(ns)的时间处达到阈值。作为另一个示例，如果根据所述输入，偏置电压产生器102产生1200mV的偏置电压，则斜坡电压就在60纳秒(ns)的时间处达到阈值。作为再另一个示例，如果根据所述输入，偏置电压产生器102产生2000mV的偏置电压，则斜坡电压就在20纳秒(ns)的时间处达到阈值。因此，所述输入控制在100ns区间内的产生脉冲的时间。

图2B示出了根据本公开文件的一些方案的由示例性装置100产生的示例性信号的曲线图。在这个示例中，由电流产生器104产生的电流基本上是常数，并从斜坡电压产生器106流向电流产生器104。再一次，该曲线图的纵轴表示斜坡电压，横轴表示时间。在曲线图的底部附近显示了阈值电压。如上所述，当斜坡电压达到该阈值时，脉冲产生器108产生脉冲。

如图所示，斜坡达到阈值的时间取决于偏置电压。例如，如果根据所述输入，偏置电压产生器102产生2000mV的偏置电压，则斜坡电压就在100纳秒(ns)的时间处达到阈值。作为另一个示例，如果根据所述输入，偏置电压产生器102产生1200mV的偏置电压，则斜坡电压就在60纳秒(ns)的时间处达到阈值。作为再另一个示例，如果根据所述输入，偏置电压产生器102产生400mV的偏置电压，则斜坡电压就在20纳秒(ns)的时间处达到阈值。因此，所述输入控制在100ns区间内的产生脉冲的时间。

在以前的示例中，所述输入控制在一个时间区间内何时产生脉冲。在这个示例中，这个时间区间是100ns。会理解，该时间区间可以具有不同的时间长度。另外，该时间区间可以响应于基本上恒定频率的时钟源连续地重复。例如，可以使用10MHz的时钟来重复启动该100ns时间区间。对于每一个时间区间而言，新的输入都使得在该区间内的特定时间处产生脉冲。如以下更详细论述的，可以使用一个或多个脉冲在该时间区间内的位置来建立与另一个通信设备的一条或多条并行通信信道。

图1B示出了用于产生作为输入的函数的脉冲的示例性装置150的方框图。可以将装置150实现为一个或多个集成电路(IC)。在这个示例中，可以将IC 152、154、156和158用作用于以类似于前述的方式产生偏置电压、电流、斜坡电压和脉冲的模块。

图1C示出了根据本公开文件的一些方案的产生脉冲的示例性方法170的流程图。根据方法170，产生偏置电压，所述偏置电压是诸如输入数字字之类的输入的函数(块172)。另外，产生电流(块174)。此外，产生斜坡电压，其具有作为偏置电压的函数的初始值和作为电流的函数的斜率(块176)。随后，在斜坡电压达到阈值电压时，产生脉冲(块178)。

图3示出了根据本公开文件的一些方案的用于产生脉冲的示例性装置300的示意图。装置300是前述装置100和150的具体实现方式的一个示例。如在以前的方案中，装置300在由输入指示的特定时间处产生脉冲。如以下结合通信设备所述的，装置300可以用于使用诸如PDMA的特定类型的脉冲调制来建立一条或多条并行通信信道。

具体的，装置300包括偏置电压产生器302、电流产生器320、复位电路340、斜坡电压产生器360和脉冲产生器380。偏置电压产生器302产生作为输入的函数的偏置电压。电流产生器320产生基本上恒定的电流。斜坡电压产生器360产生斜坡电压，其具有作为偏置电压的函数的初始值和作为电流的函数的斜率。在这些示例性方案中，斜坡电压的初始值基本上与偏置电压相同。另外，斜坡电压产生器360实质上借助于对从电流产生器320接收的电流进行积分运算来产生斜坡电压。

在斜坡电压达到阈值电压时，脉冲产生器380产生脉冲。复位电路340响应于脉冲的前沿而对斜坡电压产生器360的积分器放电，以使得脉冲产生器380在积分器电压降低到低于脉冲产生器380的阈值时产生脉冲的后沿。可以将复位电路340配置为开始脉冲的后沿来为所产生的脉冲获得特定的脉冲宽度。

偏置电压产生器302还包括校准电路，用以校准偏置电压，以便将所述输入与脉冲产生的特定时间相关联。更具体的，偏置电压校准电路确定一输入，该输入产生的偏置电压基本上等于脉冲产生器380的阈值电压。另外，电流产生器320包括校准电路，用以校准电流，以便同样将所述输入与脉冲产生的特定时间相关联。更具体的，电流校准电路产生一个电流，对于与一时间区间内最早的脉冲位置相对应的偏置电压，该电流产生一斜坡电压，该斜坡电压大约在该时间区间的末尾处达到脉冲产生器380的阈值电压。如以下更详细论述的，复位电路340有助于电流的校准。

更具体的，偏置电压产生器302包括状态机304、数模转换器(DAC)310、传输门316、延迟元件318、差分放大器314、阈值检测器312、锁存器308和AND门306。DAC 310响应于所述输入而产生偏置电压，在这个示例中，所述输入可以是8比特的数字字。传输门316响应于时钟信号Clk的延迟边沿而向斜坡电压产生器360传送偏置电压，其中时钟信号Clk的周期定义了一时间区间。其他的设备，即状态机304、差分放大器314、阈值检测器312、锁存器308和AND门306用于校准偏置电压，如以下更详细论述的。

电流产生器320包括相位和频率检测器(PFD)322、锁定检测器324和电流模式DAC 326。电流模式DAC 326产生基本上恒定的电流，其施加到斜坡电压产生器360。PFD 322和锁定检测器324用于校准电流，如以下更详细论述的。

斜坡电压产生器360包括电容性元件C和晶体管362。电容性元件C用于从偏置电压产生器302初始接收偏置电压，以使得由斜坡电压产生器360产生的斜坡电压具有基本上等于偏置电压的初始值。电容性元件C还用作积分器，以实质上对从电流产生器320接收的电流进行积分运算来产生斜坡电压。因此，斜坡电压具有作为偏置电压的函数的初始值和作为电流的函数的斜率。晶体管362对由复位电路340产生的复位信号做出响应，以便响应于脉冲的开始来对电容性元件C进行放电，如以下更详细解释的。

脉冲产生器380包括串联耦接的一对反相器382和384。第一反相器382的输入从斜坡电压产生器360接收斜坡电压。第二反相器384的输出产生脉冲。第二反相器384的输出还被反馈回复位电路340，以便用于复位电路340产生复位信号，所述复位信号使得电容性元件C放电。因此，在斜坡电压达到反相器382的阈值电压时，反相器382的输出从逻辑高电压变为逻辑低电压，它又使得反相器384的输出从逻辑低电压变为逻辑高电压。这产生了脉冲的前沿。

脉冲的前沿被反馈回复位电路340，其使得复位电路340产生复位信号。复位信号导通晶体管362，其使得电容器上的电压变为地电位。这又使得第一反相器382的输出从逻辑低电压变为逻辑高电压，其又使得第二反相器384的传输从逻辑高电压变为逻辑低电压。这产生了脉冲的后沿。

复位电路340包括AND门350、锁存器348、反相器342、三输入AND门344和OR门3346。如前所述，复位电路340产生复位信号，以响应于由脉冲产生器380产生的脉冲的前沿而使得电容性元件C放电。复位电路340还用于校准由电流产生器320产生的电流，如以下更详细论述的。在正常操作中，将校准信号CAL设定为逻辑低电平。在校准模式中，将校准信号CAL设定为逻辑高电平。

在正常操作中，由于反相的校准信号是逻辑高，AND门350将反馈信号传递到锁存器348的时钟输入。因此，响应于脉冲产生器380产生脉冲的前沿(例如上升沿)，AND门350产生上升沿，将其施加到锁存器348的时钟输入。该上升沿使得被约束为逻辑高电压Vdd的、在锁存器348的数据(D)输入处的电压传送到锁存器348的Q输出。OR门346又将在锁存器348的Q输出处的逻辑高电压传送到斜坡电压产生器360的晶体管362的栅极。这导通了晶体管362，从而使电容性元件C接地。因此，斜坡电压迅速地降低到逻辑低电压，使得第一反相器382从逻辑低电压转换为逻辑高电压，这又使得第二反相器384从逻辑高电压转换为逻辑低电压。这产生了脉冲的后沿。

在一个新的时间区间的开头处，由时钟源Clk的上升沿复位锁存器348。这使得锁存器348的Q输出转换到逻辑低电压，由OR门346将其传送到晶体管362。这使得晶体管362截止，从而允许电容性元件C接收新的偏置电压和电流，以产生斜坡电压。

复位电路340的剩余元件，即反相器3342、三输入AND门344，专门用于电流校准过程，如以下更详细论述的。以下参考图4A-B来更详细地论述装置300的正常操作。

图4A-B示出了根据本公开文件的一些方案，由示例性脉冲位置调制器300产生的示例性斜坡电压和脉冲相对于时间的曲线图。在这个示例中，时间零点(0)、100ns、200ns和300ns表示不同时间区间的开始。这些时间除了对应于时间零点(0)的实竖直线以外，在图中描绘为各个竖直虚线。可以使用具有例如10MHz频率的时钟信号Clk来定义该100ns的时间区间。

进一步参考图3，在时间零点(0)处，脉冲产生器380的输出处于逻辑低电压。这是因为电容性元件C两端的电压也处于逻辑低电压(例如，～0V)，其使得脉冲产生器380的第一反相器382产生逻辑高电压，其又使得脉冲产生器380的第二反相器384产生逻辑低电压。

如前所述，时钟信号Clk的边沿(例如，上升沿)开始一时间区间。因此，在时间零点(0)处，时钟信号Clk的上升沿使得复位电路340的锁存器348复位。作为响应，锁存器348在其Q输出处产生逻辑低电压，由OR门346将其传送到晶体管362的栅极，从而截止晶体管362。这允许电容性元件C从偏置电压产生器302接收偏置电压并从电流产生器320接收电流。此外，在时间零点(0)处，响应于输入而由DAC 310产生的偏置电压由传输门316响应于时钟信号Clk的延迟的边沿而传送到电容性元件C。

如图4A中所示，在这个示例中，将偏置电压设定为略高于其范围的中点。在时间零点(0)处，电容性元件C开始对来自电流产生器320的电流进行积分运算，以产生递增的斜坡电压。当斜坡电压达到脉冲产生器380的第一反相器382的阈值电压时，第一反相器382的输出从逻辑高电压转换为逻辑低电压。这使得脉冲产生器380的第二反相器384的输出从逻辑低电压转换为逻辑高电压。这在60ns附近产生了脉冲的上升沿。

脉冲的上升沿被反馈回AND门350的输入，其使得AND门350的输出从逻辑低电压转换为逻辑高电压。这个转换使得锁存器348将在其D输入处的逻辑高电压传送到其Q输出。OR门346又将锁存器的Q输出处的逻辑高电压传送到晶体管362的栅极，从而导通晶体管362。晶体管362的导通使得电容性元件C接地，从而显著地减小斜坡电压，如图4A所示。这个转换使得第一反相器382的输出从逻辑高电压转换为逻辑低电压。这个转换又使得第二反相器384从逻辑高电压转换为逻辑低电压，从而产生脉冲的后沿，如图4B所示。可以配置在脉冲产生器380的输出与斜坡电压产生器360的输入之间经由复位电路340的反馈回路，以产生具有预定宽度(例如，lns)的脉冲。

在第一时间区间完成之后，时钟源Clk启动在时间100ns处开始的第二时间区间。在第二时间区间中，DAC 310响应于一个新的输入而产生新的偏置电压。在这个示例中，将这个新的偏置电压设定为对于其范围来说相对较低。因此，如图4A所示，因为新的偏置电压较低，斜坡电压达到阈值电压就花费了更多的时间。结果，脉冲的产生在第二时间区间内相对较晚。如图4B所示，在100到200ns的时间区间内的大约190ns处产生脉冲。

类似的，在第二时间区间完成之后，时钟源CLk启动在时间200ns处开始的第三时间区间。在第三时间区间中，DAC 310响应于一个新的输入而产生新的偏置电压。在这个示例中，将新的偏置电压设定为对于其范围来说相对较高。因此，如图4A所示，因为将新的偏置电压设定为相对较高，斜坡电压达到阈值电压就花费了较少的时间。结果，脉冲的产生在第三时间区间内相对较早。如图4B所示，在200到300ns时间区间内的大约230ns处产生脉冲。

再次类似的，由DAC 310响应于用于第四时间区间的一个新的输入而产生的较低中度偏置电压导致了例如在300到400ns时间区间内在370ns处产生脉冲。

可以将装置300配置为为脉冲的产生提供预定时间分辨率。例如，可以将装置调制器300配置为在100ns的时间区间内的100个可用时隙中选择的时隙(由输入指示的)处产生脉冲。例如，输入的范围可以从0001110{二进制28}到1110010{二进制228}，并具有步长10{二进制2}，以对应于在该时间区间内的时隙1-100ns。另外，如前所述，可以配置从脉冲产生器380的输出经由复位电路340到斜坡电压产生器360的反馈回路，以产生一(1)ns的脉冲宽度。因此，每一个脉冲都可以在该时间区间内的由输入所指示的唯一且基本上不交叠的时隙处产生。

图5A示出了根据本公开文件的一些方案，用于对由示例性装置300产生的电流进行校准的示例性方法的流程图。电流校准方法500需要将偏置电压设定为在其范围内的最低值，该最低值应该对应于时间区间的最后一个时隙；随后，开始连续的校准区间，同时针对每一个区间而调整电流，直到斜坡电压在时间区间的最后一个时隙开头处跨过阈值电压。

同时参考图3和5A，根据电流校准方法500，将校准信号Cal设定为高逻辑电平(块502)。这禁止了AND门350，从而避免了反馈(FB)信号导通斜坡电压产生器360的晶体管362。其还使能三输入AND门344，以允许时钟源Clk在校准区间的开头处使电容性元件C放电。此外，根据电流校准方法500，将DAC 310配置为产生响应于偏置电压的范围内的最低值的一偏置电压(块504)。在这个示例中，最低偏置电压可以是200mV。接下来，根据校准方法500，设置电流模式DAC 326以产生初始电流(块506)。

随后，根据电流校准方法500，开始校准区间(块508)。例如，可以使用时钟信号Clk的上升沿来开始校准区间。在这点上，上升沿使得复位电路340产生具有相对较低占空比脉冲的复位信号，以去除在电容性元件C上剩余的任何电荷。这是借助于AND门344的三个输入在时钟信号Clk转换到逻辑高电平之后立即处于逻辑高电平来完成的。这产生了脉冲的前沿，其使得晶体管362导通以便使电容性元件C的放电。当反相器342将逻辑高电平反转为逻辑低电平时，AND门344就产生逻辑低电平，从而产生复位脉冲的后沿。因此，复位脉冲的延迟基本上等于反相器342响应于时钟信号转换为逻辑高电平而产生逻辑低电平时的延迟。

时钟信号的上升沿还使得传输门316在由延迟元件318产生的延迟之后将偏置电压传送到电容性元件C，这个延迟基本上等于反相器342的延迟。延迟元件318避免了在晶体管362被导通时，偏置电压到电容性元件C的选通。基本上同时地，电容性元件C开始对由电流模式DAC 326产生的初始电流进行积分运算，以逐步形成斜坡电压。在这个校准区间期间，PFD322监控反馈信号(FB)以确定在该区间期间是否产生了脉冲(块510)。在这点上，如果PFD 322在其REF输入处检测到时钟信号Clk的上升沿的到来，而没有在其FB输入处检测到脉冲的上升沿，那么在该校准区间期间就没有产生脉冲。另一方面，如果在PFD 322在其REF输入处检测到时钟信号Clk的上升沿之前在其FB输入处检测到脉冲的到来，那么在该校准区间期间就产生了脉冲。

如果PFD 322确定产生了脉冲(块512)，那么PFD就通过在其DEC输出处产生逻辑高信号并在其INC输出处产生逻辑低信号来递减由电流模式DAC 326产生的电流(块514)。这意味着初始电流被设定为高于校准的电流。另一方面，如果PFD 322确定没有产生脉冲(块512)，那么PFD 322就通过在其INC输出处产生逻辑高信号并在其EDC输出处产生逻辑低信号来递增由电流模式DAC 326产生的电流(块516)。

锁定检测器324随后确定前三个或更多的电流变化是否是来回反复的(toggle)(块518)。如果先前的电流变化是来回反复的，就意味着由电流模式DAC 326产生的电流被校准到一个LSB内。因此，如果锁定检测器324确定先前的电流变化已经来回反复了(块520)，锁定检测器324就向电流模式DAC 326发送信号，以便将电流模式DAC 326锁定在当前设置处(块522)。优选的，锁定检测器324将电流模式DAC 326锁定在导致脉冲产生的最低电流设置处。另一方面，如果锁定检测器324没有确定先前的电流变化是来回反复的，就在每个块508开始一个新的校准区间。一旦对电流模式DAC 326进行了校准，就将校准信号CAL设定为逻辑低电平(块524)。

图5B-C示出了根据本公开文件的一些方案的在校准过程期间由装置300产生的各种信号的曲线图。图5B讨论由电流模式DAC 326产生的初始电流低于校准电流的情形。而图5C讨论由电流模式DAC 326产生的初始电流高于校准电流的情形。

如图5B所示，在第一校准区间中，在时钟信号Clk的下一个上升沿之前，斜坡电压没有达到阈值电压。结果，在第一校准区间中就没有产生脉冲。这意味着由电流模式DAC 326产生的初始电流低于校准电流。如前所述，作为响应，PFD 322增大由电流模式DAC 326产生的电流。在第二校准区间中，在时钟信号Clk的下一个上升沿之前，斜坡电压仍没有达到阈值电压，但比第一校准区间的斜坡电压更接近。结果，在第二校准区间中没有产生脉冲。这意味着由电流模式DAC 326产生的电流仍低于校准电流。再一次，作为响应，PFD 322增大由电流模式DAC 326产生的电流。

在第三校准区间中，在时钟信号Clk的下一个上升沿之前，斜坡电压达到阈值电压。结果，如所示的，在第三校准区间中产生了脉冲。这意味着由电流模式DAC 326产生的电流可能被校准或高于校准电流。作为响应，PFD 322减小由电流模式DAC 326产生的电流。在第四校准区间中，在时钟信号Clk的下一个上升沿之前，斜坡电压没有达到阈值电压。锁定检测器324检测到前三个电流变化已经来回反复了，因此将电流模式DAC 326锁定在产生脉冲的最低电流处。

类似的，如图5C所示，在第一校准区间中，在时钟信号Clk的下一个上升沿之前，斜坡电压达到阈值电压。结果，在第一校准区间中产生了脉冲。这意味着由电流模式DAC 326产生的初始电流高于校准电流。作为响应，PFD 322减小由电流模式DAC 326产生的电流。在第二校准区间中，在时钟信号Clk的下一个上升沿之前，斜坡电压仍达到阈值电压。结果，在第二校准区间中产生了脉冲。这意味着由电流模式DAC 326产生的电流仍高于校准电流。再一次，作为响应，PFD 322减小由电流模式DAC 326产生的电流。

在第三校准区间中，在时钟信号Clk的下一个上升沿之前，斜坡电压没有达到阈值电压。结果，在第三校准区间中没有产生脉冲。这意味着，由电流模式DAC 326产生的电流可能被校准或略低于校准电流。作为响应，PFD 322增大由电流模式DAC 326产生的电流。在第四校准区间中，在时钟信号Clk的下一个上升沿之前，斜坡电压没有达到阈值电压。锁定检测器324检测到前三个变化已经来回反复了，因此将电流模式DAC 326锁定在产生脉冲的最低电流处。

图6示出了根据本公开文件的一些方案，用于对由装置300产生的偏置电压进行校准的示例性方法600的流程图。偏置电压校准方法600为DAC310确定输入字，该输入字产生的偏置电压对应于脉冲产生器380的阈值电压。在这个示例中，这借助将DAC 310的输入字最初设定为中等范围来完成。随后，通过一个连续逼近的过程，连续地改变DAC 310的输入字，以便所产生偏置电压不断地接近阈值电压，直到它达到阈值电压为止。

如图6的图例所示，将DAC 310的输入字的最高有效位(MSB)表示为第N-1位，其中N是DAC输入字中的位数。将DAC 310的输入字的最低有效位(LSB)表示为第零(0)位。DAC 310的输入字的第k位是位索引，其值被确定为使得DAC 310的最终的输入字产生的偏置电压基本上等于脉冲产生器380的阈值。

同时参考图3和6，当开始偏置校准方法600时，将HOLD信号设定为逻辑高电平(块602)，这使能AND门306，并允许反馈(FB)信号触发锁存器308，如以下更详细论述的。状态机304随后将位索引k设定为DAC310的输入字的MSB(N-1)(块604)。这是因为DAC输入字的MSB是要确定的第一位。在偏置电压的校准期间，禁用了传输门316(块606)。这使得斜坡电压产生器360在校准期间产生具有接近于零(0)的初始值的斜坡电压。这确保了斜坡电压在校准周期的开始处总是低于DAC电压。

随后，状态机304以输入字启动DAC 310，其中该输入字的位索引k等于逻辑一(1)，第零(0)到第k-1位等于逻辑零(0)，并且如果位k+1到N-1可用，则将位k+1到N-1按照以前确定的(块608)。以8位DAC字为例，状态机304最初将第7位(MSB)设定为逻辑一(1)，将第零(0)到第6位设定为逻辑零(0)。由于当前将位索引k设定为MSB，所以位k+1到N-1是不可用的。因此，第一个DAC输入字是1000000，其在DAC字的范围的中间。

随后，开始校准区间(块610)。在这个示例中，通过时钟信号Clk的上升沿使得复位电路340的锁存器348复位并使得晶体管362截止，以便电容性元件C能够由电流产生器320产生的电流充电，从而开始校准区间。

在校准区间期间，差分放大器314和阈值检测器312产生表示斜坡电压是否大于DAC电压的输出。当斜坡电压达到脉冲产生器380的阈值电压时，反馈(FB)信号转换为逻辑高电平。这使得锁存器308向状态机304输出阈值电压与DAC电压的比较结果(块612)。状态机304随后确定阈值电压是否大于DAC电压(块614)。如果状态机304确定阈值电压大于DAC电压，状态机304就将位索引k指定为逻辑一(1)(块618)。否则，状态机304就将位索引k指定为逻辑零(0)(块616)。

状态机304随后递减位索引k，以便将其设定为输入DAC字的下一位(块620)。在这个示例中，位索引k变为DAC 310的输入字的第6位。状态机304随后确定位索引k是否小于零(0)。如果不是，就再次重复操作608到620，以便为新的位索引k确定值。如果状态机304确定位索引k小于零(0)，就意味着已经确定了DAC字的所有位，那么状态机304就将DAC输入字存储在存储器中(块624)，并随后使能传输门316，并将HOLD信号设定为逻辑低电平，以便将可编程偏置电压产生器302配置为操作模式(块626)。

在校准了电流和偏置电压之后，就已知了在输入与脉冲的产生时间之间的相关性。例如，已知了产生最低偏置电压的DAC字，并与脉冲的最早时隙相关联。此外，还已知了产生脉冲产生器的阈值电压的DAC字，并与脉冲的最晚时隙相关联。可以通过插值来确定用于在最早时隙与最晚时隙之间的时隙的DAC字。

图7示出了根据本公开文件的一些方案的使用用于产生脉冲的装置的示例性通信设备700的方框图。通信设备700包括接收机702、天线704、转换器706、脉冲产生装置708、信道控制器710、基带单元712和发射机714。将发射机714配置为建立诸如超宽带(UWB)信道之类的信道，用于将信息传送到另一个通信设备。将接收机702配置为建立诸如超宽带(UWB)信道之类的信道，用于从另一个通信设备接收信息。可以同时建立发送信道和接收信道。可以将超宽带信道定义为具有在20％或更大数量级上的相对带宽、具有在500MHz或更大数量级上的带宽、或者具有在20％数量级或更大数量级上的相对带宽并具有在500MHz或更大数量级上的带宽的信道。相对带宽是与一个设备相关联的特定带宽除以其中心频率。例如，根据本公开文件的设备可以具有中心频率为8.125GHz的1.75GHz带宽，因此，其相对带宽是1.75/8.125或21.5％。

如果将通信设备700配置为无线设备，例如与IEEE 802.11或802.15有关的无线设备，通信704就充当到无线介质的接口，用于以无线方式与其它无线设备之间发送并接收信息。在信道控制器710的控制下，当通信设备700进行发送时，转换器706基本上将接收机702与发射机714隔离。基带单元712处理从接收机702接收到的基带信号，并处理由发射机714发送的基带信号。

通信设备700的脉冲产生装置708可以是本文中前述的任何示例性方案。在信道控制器710的控制下，装置708用于在由脉冲宽度定义的不同区间使能发射机和接收机，以便进行信号的发送和接收。在这种配置中，可以通过使用多种脉分多址(PDMA)调制方案来建立通信信道。这些PDMA调制方案根据管理用于发送和接收的时间区间的脉冲的位置来建立信道。PDMA调制方案的示例包括脉冲重复频率(PRF)调制、脉冲位置或偏移调制、以及跳时调制，如以下解释的。在发射机没有进行发射并且接收机没有进行接收的时间期间，这些设备可以以低功率或无功率模式运行以便省电，例如由电池提供的电力。

图8A示出了以不同脉冲重复频率定义的不同信道(信道1和2)。具体的，用于信道1的脉冲具有对应于脉冲到脉冲延迟期间802的脉冲重复频率(PRF)。相反，用于信道2的脉冲具有对应于脉冲到脉冲延迟期间804的脉冲重复频率(PRF)。这个技术从而可以用于定义伪正交信道，其在两条信道之间具有相对较低的脉冲冲突可能性。具体的，脉冲冲突的低可能性可以通过使用低占空比的脉冲来获得。例如，通过适当选择脉冲重复频率(PRF)，用于给定信道的基本上所有脉冲可以在与用于任何其它信道的脉冲不同的时间发送。可以配置信道控制器710和脉冲产生装置708以建立脉冲重复频率(PRF)调制。

为给定信道定义的脉冲重复频率(PRF)可以取决于由该信道支持的一个或多个数据速率。例如，支持非常低数据速率(例如，在每秒几千比特或Kbps数量级上)的信道可以使用相应的低脉冲重复频率(PRF)。相反，支持相对较高数据速率(例如，在每秒几兆比特或Mbps数量级上)的信道可以使用相应较高的脉冲重复频率(PRF)。

图8B示出了以不同脉冲位置或偏移定义的不同信道(信道1和2)。根据第一脉冲偏移(例如，相对于一个给定时间点，未示出)，在由线806表示的时间点处产生用于信道1的脉冲。相反，根据第二脉冲偏移，在由线808表示的时间点处产生用于信道2的脉冲。给定了在这两个脉冲之间的脉冲偏移差(如由箭头810表示)，这个技术可以用于减小在这两条信道之间的脉冲冲突的可能性。根据为这些信道定义的任何其它信号传输参数和在设备之间的时序精度(例如，相对时钟漂移)，不同脉冲偏移的使用可以用来提供正交或伪正交的信道。可以将信道控制器710和脉冲产生装置708配置为建立位置或偏移调制。

图8C示出了以不同跳时序列(timing hopping sequence)定义的不同信道(信道1和2)。例如，可以在根据一个跳时序列的时间处产生用于信道1的脉冲812，而在根据另一个跳时序列的时间处产生用于信道2的脉冲814。根据所使用的具体序列和在设备之间的时序精度，这个技术可以用来提供正交或伪正交的信道。例如，跳时的脉冲位置可以不是周期性的，以便减小来自相邻信道的重复脉冲冲突的可能性。可以将信道控制器710和脉冲产生装置708配置为建立跳时调制。

应意识到，其它技术也可以用于根据PDMA方案来定义信道。例如，可以根据不同的扩展伪随机数序列或一些其它适合的参数来定义信道。此外，可以根据两个或更多个参数的组合来定义信道。

图9示出了根据本公开文件的一些方案的经由多条信道彼此进行通信的各种超宽带(UWB)通信设备的方框图。例如，UWB设备1 902与UWB设备2 904经由两条并行UWB信道1和2进行通信。UWB设备902经由单一信道3与UWB设备3 906进行通信。并且，UWB设备3 906又经由单一信道4与UWB设备4 908进行通信。其它配置也是可行的。

本文描述的任意这些装置都可以采取不同的形式。例如，在一些方案中，可以在以下设备中实现这些装置或者这些装置可以包括以下设备：电话(例如，蜂窝电话)、个人数字助理(“PDA”)、耳机(例如，头戴式耳机、耳塞式耳机等)、麦克风、医学设备、生物测定传感器、心率监视器、计步器、EKG设备、用户I/O设备、手表、遥控器、开关、电灯开关、键盘、鼠标、胎压监视器、娱乐设备、计算机、销售点设备、助听器、机顶盒，或者具有某些形式的无线信号传输能力的设备。此外，这些装置可以具有不同的功率和数据要求。在一些方案中，本文描述的任何装置都可以适于在低功率应用中使用(例如，通过使用基于脉冲的信号传输方案和低占空比模式)，并可以支持各种数据速率，包括相对较高的数据速率(例如，通过使用高带宽脉冲)。在一些方案中，本文描述的任意装置都可以实现在诸如WiFi节点的接入点中或包括接入点。例如，这种装置可以提供经由有线或无线通信链路与另一个网络(例如，诸如互联网之类的广域网)的连通性。

这些装置中的任何装置都可以包括多个组件，其根据经由无线通信链路发送或接收的信号来执行功能。例如，耳机可以包括换能器，其适于根据经由无线通信链路接收到的信号来提供可听见的输出，所述无线通信链路是由对本文所述的任何脉冲产生装置做出响应的接收机建立的。这个耳机还可以包括对本文所述的任何脉冲产生装置做出响应的发射机，用于发送包括由换能器产生的音频输出的无线信号。手表可以包括显示器，其适于根据由响应于本文所述的任何脉冲产生装置的接收机经由无线通信链路接收的信号来提供可视的输出。医学设备可以包括传感器，其适于产生要由响应于本文所述的任何脉冲产生装置的发射机经由无线通信链路发送的感测信号。

结合本文所公开的各个方案描述的各种示例性逻辑块、模块和电路可以在集成电路(“IC”)、接入终端或接入点内实现，或者可以由它们来执行。IC可以包括通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其它可编程逻辑器件、分立门或晶体管逻辑电路、分立硬件组件、电子组件、光学组件、机械组件或者被设计为执行本文所述功能的它们的任何组合，并可以执行位于IC内、IC外或二者的代码或指令。通用处理器可以是微控制器，但可替换地，该处理器可以是任何传统处理器、控制器、微控制器或者状态机。处理器还可以实现为计算器件的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP内核，或者任何其它这种结构。

以上已经描述了本公开文件的各种方案。显然，本文的教导可以体现为各种形式，并且本文公开的任何具体结构、功能或二者都仅仅是代表性的。根据本文的教导，本领域技术人员应意识到本文公开的一个方案可以独立于任何其它方案来实现，并且可以以各种方式组合这些方案中的两个或更多个。例如，可以用本文阐述的任何数量的方案来实现装置或实施方法。另外，作为本文阐述的一个或多个方案的补充，或者替代本文阐述的一个或多个方案，可以使用其它结构、功能或结构及功能来实现这个装置或实施这个方法。作为以上一些概念的示例，在一些方案中，可以根据脉冲重复频率来建立并行信道。在一些方案中，可以根据脉冲位置或偏移来建立并行信道。在一些方案中，可以根据跳时序列来建立并行信道。在一些方案中，可以根据脉冲重复频率、脉冲位置或偏移以及跳时序列来建立并行信道。

本领域技术人员会理解，可以用多种不同工艺和技术中的任意一种来表示信息和信号。例如，以上描述中通篇提及的数据、指令、命令、信息、信号、比特、符号和码片可以由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子，或者其任意组合来表示。

本领域技术人员还会意识到，结合本文所公开的各个方案描述的各种示例性逻辑块、模块、处理器、装置、电路和算法步骤可以实现为电子硬件(例如，数字实现方式、模拟实现方式或二者的组合，其可以使用源代码或一些其他的技术来设计)、包含指令的各种程序或设计代码(为了方便，本文中可以将其称为“软件”或“软件模块”)，或二者的组合。为了明确地示出硬件和软件的这个互换性，以上各种示例性组件、块、模块、电路和步骤通常是按照它们的功能进行描述的。这种功能是实现为硬件还是实现为软件取决于具体应用和施加在总体系统上的设计约束。技术人员可以针对每一种具体应用以变化的方式来实现所述的功能，但这种实现决策不应解释为导致背离本发明的范围。

会理解，在任何公开的处理中的步骤的任何具体顺序或层次都是示例性方案的示例。根据设计偏好，会理解可以在本公开文件的范围内重新安排在处理中的步骤的具体顺序或层次。所附方法权利要求以示例性顺序呈现了各个步骤的要素，并不旨在局限于所呈现的具体顺序或层次。

结合本文所公开的各个方案描述的方法和算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中，或者二者的组合中。软件模块(例如，包括可执行指令及相关数据)和其他数据可以位于数据存储器中，例如RAM存储器、闪存存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM，或者本领域已知的任何其他形式的计算机可读存储介质中。一种示例性存储介质可以耦合到机器，例如计算机/处理器(为了方便，本文中可以将其称为“处理器”)，使得处理器可以从存储介质读取信息(例如，代码)，并向该存储介质写入信息。示例性存储介质可以集成到处理器中。处理器和存储介质可以位于ASIC中。ASIC可以位于用户装置中。可替换的，处理器和存储介质可以作为分立组件位于用户装置中。此外，在一些方案中，任何适合的计算机程序产品都可以包括计算机可读介质，其包括与一个或多个本公开文件的方案有关的代码。在一些方案中，计算机程序产品可以包括封装材料。

尽管结合各种方案描述了本发明，但会理解，这些方案能够进行进一步的修改。本申请旨在包含本公开文件的各种方案的任何变化、使用或修改，其总体上依据本公开文件的原理并包括在本公开文件所属技术领域中已知惯例内的与本公开文件的偏离。