公开/公告号CN101360116A
专利类型发明专利
公开/公告日2009-02-04
原文格式PDF
申请/专利权人 杭州华三通信技术有限公司;
申请/专利号CN200810222617.2
发明设计人 于洋;
申请日2008-09-18
分类号H04L29/06(20060101);H04L12/02(20060101);
代理机构11018 北京德琦知识产权代理有限公司;
代理人宋志强;麻海明
地址 310053 浙江省杭州市高新技术产业开发区之江科技工业园六和路310号华为杭州生产基地
入库时间 2023-12-17 21:23:40
法律状态公告日
法律状态信息
法律状态
2017-05-03
专利权人的姓名或者名称、地址的变更 IPC(主分类):H04L29/06 变更前: 变更后: 申请日:20080918
专利权人的姓名或者名称、地址的变更
2011-06-08
授权
授权
2009-05-06
实质审查的生效
实质审查的生效
2009-02-04
公开
公开
技术领域
本发明涉及通信领域中的通信能力协商技术,具体涉及一种物理层芯片的通信能力协商方法、一种物理层芯片的通信能力协商系统和一种物理层芯片。
背景技术
两个通信设备在通信之前需要进行物理层通信能力的协商,通信能力包括通信速率和通信模式。其中,通信速率包括10Mbps,100Mbps,1000Mbps的通信速率,通信模式包括半双工、全双工等通信模式。经协商,可以协商成10Mbps半双工、100Mbps全双工等等。物理层的通信能力协商是在通信双方的物理层之间进行的。
对于长距离以太网设备来说,物理层通信能力的协商比较复杂。一种典型的长距离以太网设备是用户室内设备(CPE,Customer PremisesEquipment),如图1所示,CPE的物理层由两个物理层(PHY)芯片连接而成,包括一个长距离以太网(LRE,Long Reacher Ethernet)PHY芯片和一个普通PHY芯片。LRE PHY芯片支持长距离以太网接口,与入户线相连,普通PHY芯片支持普通以太网接口,通过室内网线与户内PC机网口相连。LRE PHY芯片与普通PHY芯片通过媒体无关接口(MII,Media IndependentInterface)直接相连。
LRE PHY芯片和普通PHY芯片都需要与各自的对端物理层进行通信能力的协商。其中,LRE PHY芯片的对端物理层为通过入户线相连的对端设备的PHY芯片,普通PHY芯片的对端物理层为通过室内网线相连的户内PC机的PHY芯片。
LRE PHY芯片和普通PHY均支持自协商和固定协商这两种协商模式。在自协商模式下,通信双方的PHY芯片按照各自支持的能力从最大能力顺序进行协商,自动协商到双方都支持的通信能力。例如,对于支持100Mbps和10Mbps的PHY芯片,先尝试协商100Mbps全双工,如果双方无法达成一致,则协商10Mbps全双工。而在固定协商模式下,PHY芯片按照预先配置的通信能力与对方协商。例如,对于支持100Mbps和10Mbps的PHY芯片,如果预先配置的通信能力为10Mbps全双工,则该PHY芯片只能以10Mbps全双工和对方协商,而不能协商其他通信能力。
目前,LRE PHY芯片和普通PHY芯片之间不会进行沟通,当LRE PHY芯片和普通PHY芯片分别与其对端完成通信能力协商后,LRE PHY芯片和普通PHY芯片协商的通信能力可能不一致,那么通信能力不一致的LREPHY芯片和普通PHY芯片在传输数据时,可能发生丢包现象。在现有技术中,可以采用MAC层芯片的数据缓存存储区解决这种不一致,避免丢包。但是,在CPE中没有MAC层芯片,因此LRE PHY芯片和普通PHY芯片的通信能力必须一致,以避免LRE PHY芯片和普通PHY芯片之间发生丢包。
在这种情况下,一种解决方式是为LRE PHY芯片和普通PHY芯片固定配置相同的通信能力,例如均配置成10Mbps全双工,然后,LRE PHY芯片和普通PHY芯片分别采用配置的固定通信能力,以固定协商模式与各自的对端进行协商。但这种方式显然不够灵活。如果LRE PHY芯片和普通PHY分别采用自协商模式,由于LRE PHY芯片和普通PHY分别协商,没有相互沟通,因此不能保证LRE PHY芯片和普通PHY芯片获得相同的通信能力。
发明内容
有鉴于此,本发明提供了一种物理层芯片的通信能力协商方法,适用于具有两个物理层芯片的网络设备,能够保证两个物理层芯片获得相同的通信能力。
第一物理层芯片与自身对端协商通信能力,将协商确定的通信能力通知给第二物理层芯片;
第二物理层芯片采用从所述第一物理层芯片得到的通信能力,以固定协商模式与自身对端协商通信能力。
其中,所述第一物理层芯片与自身对端协商通信能力的模式为固定协商模式,或为自协商模式。
其中,所述通信能力包括通信速率;
该方法进一步包括:为第一物理层芯片设置速度指示输出管脚,该速度指示输出管脚与第二物理层芯片的速度指示输入管脚相连;将第二物理层芯片的自协商输入管脚的电平设置为指示固定协商模式的电平;
所述将协商确定的通信能力通知给第二物理层芯片包括:第一物理层芯片将自身速度指示输出管脚的电平设置为指示协商确定的通信速率的电平;所述第二物理层芯片获取自身速度指示输入管脚的电平,根据获取的电平确定通信速率。
较佳地,所述通信能力进一步包括通信模式;
该方法进一步包括:为第一物理层芯片设置通信模式指示输出管脚,该通信模式指示输出管脚与第二物理层芯片的通信模式指示输入管脚相连;
所述将协商确定的通信能力通知给第二物理层芯片进一步包括:第一物理层芯片将自身通信模式指示输出管脚的电平设置为指示协商确定的通信模式的电平;所述第二物理层芯片获取自身通信模式指示输入管脚的电平,根据获取的电平确定通信模式。
其中,所述第一物理层芯片为长距离以太网LRE物理层芯片,所述第二物理层芯片为普通物理层芯片。
本发明还提供了一种物理层芯片的通信能力协商系统,适用于具有两个物理层芯片的网络设备,能够保证两个物理层芯片获得相同的通信能力。
该系统包括第一物理层芯片和第二物理层芯片;
所述第一物理层芯片,用于与自身对端协商通信能力,将协商确定的通信能力通知给所述第二物理层芯片;
所述第二物理层芯片,用于采用从所述第一物理层芯片得到的通信能力,以固定协商模式与自身对端协商通信能力。
其中,所述第一物理层芯片采用固定协商模式或自协商模式对自身对端协商通信能力。
其中,所述通信能力包括通信速率;
所述第一物理层芯片包括速度指示输出管脚,所述第二物理层芯片包括速度指示输入管脚和自协商输入管脚;所述速度指示输出管脚与所述速度指示输入管脚相连;所述自协商输入管脚的电平被设置为指示固定协商模式的电平;
所述第一物理层芯片进一步用于,在协商通信能力后,将自身速度指示输出管脚的电平设置为指示协商确定的通信速率的电平;
所述第二物理层芯片进一步用于,获取自身速度指示输入管脚的电平,根据获取的电平确定通信速率。
较佳地,所述通信能力进一步包括通信模式;
所述第一物理层芯片进一步包括通信模式指示输出管脚,所述第二物理层芯片进一步包括通信模式指示输入管脚;所述通信模式指示输出管脚与所述通信模式指示输入管脚相连;
所述第一物理层芯片进一步用于,在协商通信能力后,将自身通信模式指示输出管脚的电平设置为指示协商确定的通信模式的电平;
所述第二物理层芯片进一步用于,获取自身通信模式指示输入管脚的电平,根据获取的电平确定通信模式。
其中,所述第一物理层芯片为长距离以太网LRE物理层芯片,所述第二物理层芯片为普通物理层芯片。
本发明还提供了一种物理层芯片,适用于具有两个物理层芯片的网络设备,能够保证两个物理层芯片获得相同的通信能力。
该物理层芯片包括速度指示输出管脚;
所述物理层芯片与自身对端协商通信速率,将所述速度指示输出管脚的电平设置为指示协商确定的通信速率的电平。
较佳地,该物理层芯片进一步包括通信模式指示输出管脚;
所述物理层芯片进一步与自身对端协商通信模式,将所述通信模式指示输出管脚的电平设置为指示协商确定的通信模式的电平。
根据以上技术方案可见,第二物理层芯片采用第一物理层芯片协商确定的通信速率,与第一物理层芯片的对端协商通信能力,保证第一物理层芯片和第二物理层芯片获得相同的通信能力。
当第一物理层芯片采用自协商模式时,第一物理层芯片协商确定的通信能力可以根据对端能力变化,且最大程度上的适应对端最大通信能力。而且,第一物理层芯片的协商无需人工配置,提高了协商的灵活性。
此外,第一物理层芯片和第二物理层芯片通过管脚的硬件相连,构成通知通道,将第一物理层芯片协商确定的通信能力通知给第二物理层芯片,实现简单,最大程度上降低了实现成本。
附图说明
图1为现有技术中CPE的物理层结构示意图。
图2为本发明实施例一中物理层芯片的连接结构示意图。
图3为本发明实施例一中物理层芯片的通信能力协商方法流程图。
图4为本发明实施例二中物理层芯片的连接结构示意图。
图5为本发明实施例二中物理层芯片的通信能力协商方法流程图。
具体实施方式
下面结合附图并举实施例,对本发明进行详细描述。
本发明为一种物理层芯片的通信能力协商方案,适用于具有第一物理层芯片和第二物理层芯片的网络设备,其基本思想为:第一物理层芯片与自身对端协商通信能力,将协商确定的通信能力通知给第二物理层芯片;第二物理层芯片采用得到的通信能力,以固定协商模式与自身对端协商通信能力。
该协商方案可以应用于由上述网络设备以及与该网络设备相连的两个对端组成的系统。所述网络设备需要与两个对端协商物理层的通信能力,由于该网络设备包括两个物理层芯片,且分别与两个对端相连,因此需要两个物理层芯片分别与自身对端协商通信能力。
从以上本发明协商方案的基本思想可见,第二物理层芯片采用第一物理层芯片协商确定的通信速率,与第一物理层芯片的对端协商通信能力,保证第一物理层芯片和第二物理层芯片具有相同的通信能力。
第一物理层芯片可以采用固定协商模式,也可以采用自协商模式。当第一物理层芯片采用固定协商模式时,只要确定了第一物理层芯片的通信能力,经协商后,第二物理层芯片必然具有与第一物理层芯片相同的通信能力,比同时为两个物理层芯片设置固定通信能力的方式简单,如果需要更改配置的通信能力,也只需更新第一物理层芯片一方的配置,与现有技术中需同时配置两个物理层芯片相比,操作更为简单。当第一物理层芯片采用自协商模式时,第一物理层芯片协商确定的通信能力可以根据对端能力变化,且最大程度上的适应对端最大通信能力,而且第一物理层芯片的协商无需人工配置,提高了协商的灵活性。
本发明的技术方案可以适用于具有两个物理层芯片,且两个物理层芯片的通信能力必须相等的网络设备。以下以背景技术中涉及的具有LRE PHY芯片和普通PHY芯片的CPE为例,对LRE PHY芯片和普通PHY芯片采用本发明的物理层芯片通信能力协商方法进行通信能力协商的过程进行详细描述。其中,LRE PHY芯片为第一物理层芯片,普通PHY芯片为第二物理层芯片。且,LRE PHY芯片采用自协商与自身对端进行通信能力协商。
图2为本发明实施例一CPE中物理层芯片的连接结构示意图。如图2所示,CPE的物理层包括LER PHY芯片和普通PHY芯片。LRE PHY芯片在完成自协商后,需要将协商确定的通信能力通知给普通PHY芯片。其中,通信能力包括通信速率和通信模式。本实施例中,LRE PHY芯片固定采用全双工通信模式,因此普通PHY芯片也必须采用全双工通信模式,那么可以预先配置LRE PHY芯片和普通PHY芯片采用全双工模式,LRE PHY芯片只需要将协商确定的通信速率通知给普通PHY芯片即可。
为了将协商确定的通信速率通知给普通PHY芯片,参见图2,一种通知方式为,为LRE PHY芯片增加速度指示输出管脚。该速度指示输出管脚与普通PHY芯片已有的速度指示输入管脚相连,速度指示输出管脚和速度指示输入管脚之间的连接构成了通知通道,向普通PHY芯片通知协商确定的通信速率。
LRE PHY芯片通过在速度指示输出管脚上施加不同的电平,来指示协商确定的速率。速度指示输出管脚的数目与LRE PHY芯片和普通PHY芯片支持的速率种类有关。本实施例中,LRE PHY芯片和普通PHY芯片支持10Mbps和100Mbps这两种速率,则LRE PHY芯片中的速度指示输出管脚数量为一个就足够了。在实际中,如果LRE PHY芯片和普通PHY芯片支持的速率为3-4种,则需要在LRE PHY芯片中设置至少两个速度指示输出管脚,n个速度指示输出管脚可以区分2n种不同速率,n为正整数。
在普通PHY芯片中,有3个与通信能力协商相关的已有管脚,除了上述的速度指示输入管脚,还包括自协商输入管脚和通信模式指示输入管脚。其中,
自协商输入管脚,用于指示当前协商模式是固定协商模式还是自协商模式。自协商输入管脚电平的高或低,表示当前协商模式是固定协商模式或自协商模式。例如,自协商输入管脚为高电平时,表示当前协商模式是固定协商模式,自协商输入管脚为低电平时,表示当前协商模式是自协商模式。
速度指示输入管脚,用于指示在固定协商模式下,配置的固定速率是多少。速度指示输入管脚上具有的不同电平,表示配置的不同速率。速度指示输入管脚的数目应该与LRE PHY芯片中速度指示输出管脚的数目相同,这里的相同是指当前使用的管脚,不包括备用管脚。本实施例中,普通PHY芯片支持10Mbps和100Mbps这两种速率,因此,普通PHY芯片中使用一个速度指示输入管脚。该速度指示输入管脚为高电平时,表示配置的固定速率是100Mbps,速度指示输入管脚为低电平时,表示配置的固定速率是10Mbps。在实际中,当LRE PHY芯片和普通PHY芯片支持10/100/1000Mbps这3种速率时,使用两个速度指示输入管脚。两个速度指示输入管脚的电平组合可以表示出4种不同的速率,其中3种分别用于指示10/100/1000Mbps。
通信模式指示输入管脚,用于指示配置的通信模式是全双工还是半双工。通信模式指示输入管脚上具有的不同电平,表示配置的不同通信模式。
在本实施例一中,普通PHY芯片设置为固定协商模式,因此普通PHY芯片的自协商输入管脚的电平设置为指示固定协商模式的电平,例如设置为高电平。普通PHY芯片固定协商时的速率是LRE PHY芯片提供的,因此,普通PHY芯片的速度指示输入管脚连接到LRE PHY芯片新增加的速度指示输出管脚,让LRE PHY芯片协商确定的速率决定普通PHY芯片的固定协商速率。在本实施例中,LRE PHY芯片和普通PHY芯片均固定采用全双工模式进行通信,因此,LRE PHY芯片可以不向普通PHY芯片通知通信模式。在这种情况下,普通PHY芯片上的通信模式指示输入管脚可以固定接指示全双工的电平,或者在软件上配置普通PHY芯片采用全双工模式进行协商。
本实施例中,普通PHY芯片中已经具备了速度指示输入管脚、自协商输入管脚和通信模式指示输入管脚,如果第二物理层芯片没有这些管脚,则可以为芯片增置这些管脚,例如将芯片中的某些未定义管脚定义为这3种管脚。
图3示出了在图2示出的连接关系下,物理层芯片的通信能力协商方法流程图,该方法可以应用于由具有两个物理层芯片的网络设备以及与该网络设备相连的两个对端组成的系统。本实施例中,网络设备为CPE,两个物理层芯片分别为LRE PHY芯片和普通PHY芯片。如图3所示,该方法包括以下步骤:
步骤300:将LRE PHY芯片和普通PHY芯片的通信模式固定配置为全双工。
步骤301:LRE PHY芯片采用扩展距离的自协商协议与所在芯片的对端进行通信能力的自协商。其中,LRE PHY芯片的对端是通过入户线与LREPHY芯片相连的设备的物理层芯片。
LRE PHY芯片与对端协商的通信模式为全双工,是固定配置的;协商的通信速率是从最大速率开始依次协商确定。
步骤302:LRE PHY芯片将自身速度指示输出管脚的电平设置为指示协商确定的通信速率的电平。
步骤303:普通PHY芯片获取自身速度指示输入管脚的电平,根据获取的电平确定通信速率。
步骤304:普通PHY芯片采用确定的通信速率和预先配置的全双工模式与自身的对端协商通信能力。其中,普通PHY芯片的对端是通过室内网线与普通PHY芯片相连的设备物理层芯片。
至此,本流程结束。
图4为本发明实施例二CPE中物理层芯片的连接结构示意图。如图4所示,本实施例中的LRE PHY芯片和普通PHY芯片支持至少3种通信速率,因此,LRE PHY芯片的两个速度指示输出管脚分别与普通PHY芯片的两个速度指示输入管脚相连,LRE PHY芯片进一步包括通信模式指示输出管脚,与普通PHY芯片的通信模式指示输入管脚相连,普通PHY芯片的自协商输入管脚接指示固定协商模式的电平。
图5示出了在图4示出的连接关系下,物理层芯片的通信能力协商方法流程图。该方法可以应用于由具有两个物理层芯片的网络设备以及与该网络设备相连的两个对端组成的系统。本实施例中,网络设备为CPE,两个物理层芯片分别为LRE PHY芯片和普通PHY芯片。如图5所示,该方法包括以下步骤:
步骤501:LRE PHY芯片采用自协商模式与所在芯片的对端协商通信模式和通信速率。
步骤502:LRE PHY芯片将自身速度指示输出管脚的电平设置为指示协商确定的通信速率的电平,将自身通信模式输出管脚的电平设置为指示协商确定的通信模式的电平。
步骤503:普通PHY芯片获取自身速度指示输入管脚的电平,根据获取的电平确定通信速率;获取自身通信模式输入管脚的电平,根据获取的电平确定通信模式。
步骤504:普通PHY芯片采用确定的通信速率和通信模式与自身对端协商通信能力。
至此,本流程结束。
在以上两个实施例中,均由LRE PHY芯片先进行通信能力协商,然后再通知普通PHY芯片;在实际中,还可以是普通PHY芯片先与其对端进行通信能力的协商,然后再通知LRE PHY芯片。在后者情况下,普通PHY芯片需要具有速度指示输出管脚和通信模式指示输出管脚。相应的,LRE PHY芯片需要具有自协商输入管脚、速度指示输入管脚和通信模式指示输入管脚。这样,普通PHY芯片就可以将协商确定的通信能力通过速度指示输入管脚和通信模式指示输入管脚通知给LRE PHY芯片了。同理,如果LRE PHY芯片和普通PHY芯片已经预先配置了全双工通信模式,则普通PHY芯片只需将协商确定的通信速率通过速度指示输入管脚通知LRE PHY芯片即可。
在以上两个实施例中,LRE PHY芯片和普通PHY芯片之间是通过管脚的硬件相连,构成通知通道。在实际中,LRE PHY芯片和普通PHY芯片之间的MII接口也可以作为通知通道。在这种情况下,当LRE PHY芯片协商确定通信能力后,通过MII接口发送预先定义的协议报文,将确定的通信能力携带在协议报文中通知给普通PHY芯片,普通PHY芯片接收到协议报文后,从报文中获取通信能力,将获取的通信能力记录在芯片寄存器中,然后普通PHY芯片就可以根据芯片寄存器记录的通信能力进行固定协商。但是这种采用协议报文实现的通信能力通知需要扩展MII接口协议,因此这种实现方式的成本高于通过管脚硬件相连构成通知通道的实现方式。
综上所述,以上仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
机译: 物理层芯片通信能力协商的方法和系统
机译: 物理层芯片通信能力协商的方法和系统
机译: 1000base-T千兆位物理层设备的芯片对芯片接口