公开/公告号CN101355351A
专利类型发明专利
公开/公告日2009-01-28
原文格式PDF
申请/专利权人 杭州中科微电子有限公司;
申请/专利号CN200710070175.X
申请日2007-07-23
分类号H03K5/24(20060101);H03M1/34(20060101);
代理机构33109 杭州杭诚专利事务所有限公司;
代理人王鑫康
地址 310053 浙江省杭州市滨江区江南大道3850号创新大楼10楼
入库时间 2023-12-17 21:23:40
法律状态公告日
法律状态信息
法律状态
2010-06-02
授权
授权
2009-03-25
实质审查的生效
实质审查的生效
2009-01-28
公开
公开
技术领域
本发明属于无线通信系统技术领域,尤其涉及一种CMOS电压比较器,它应用于便携式设备模数转换器的一种低功耗、低失调电压、低回程噪声比较器。
背景技术
在当代许多无线通信系统前端接收机中,需要采用高速、高分辨率的模数转换器,对于采用电池供电的便携式设备应用场合的模数转换器则对功耗十分苛求,各国无线通信行业致力于高速、高分辨率、低功耗的模数转换器的研究和设计。众所周知,比较器是所有模数转换器的核心电路模块,它的失调电压、功耗、回程噪声、比较速度等特性会对模数转换器的性能产生极其重要的影响。如失调电压直接决定了模数转换器的分辨率,在Flash模数转换器中大量比较器同时开或关,比较器的回程噪声对输入信号的干扰会直接导致量化输出的误差,而在流水线模数转换器中,比较器的回程噪声也会延长运算放大器的建立时间,直接影响其高频响应和速度性能。
目前现有技术文献中有多种电路结构特点的比较器,按其不同工作方式可分为静态锁存比较器与动态锁存比较器两类。H.Fiedler,et al.,“A 5-bitbuilding block for 20MHz A/D converters,”IEEE J.of Solid-State Circuits,vol.16,提出的典型的静态锁存比较器如图1所示,虽然回程噪声较低,但存在明显的缺点:①两条电源到地的直流通路的存在,功耗较大;②采用A类交叉耦合反相器作为正反馈锁存器,受到摆率限制,工作速度低;③采用NMOS管做输入差分对,二极管连接的PMOS管做负载的电路结构,不仅增益较低,正反馈锁存器失调电压的贡献较大,使其精度限制在6Bit。已有技术的典型动态锁存比较器示于图2(L.Sumanen,et al“A MismatchInsensitive CMOS Dynamic Comparator for Pipeline A/D Converters,”Proc.ICECS’00,pp.I-32-35,Dec.2000),该动态锁存器只在再生转变阶段存在电流,故其功耗低,它采用CMOS反相器的正反馈锁存器,无摆率限制而速度高,但其回程噪声和失调电压太大,精度限制在4Bit以下。
现有的失调取消技术是一种应用广泛的减小比较器失调电压的方法,它通过将前置放大器的输入短接,用电容存储输出的失调电压。当前置放大器对输入信号进行放大时,电容上存储的失调电压与前置放大器的失调电压相抵消。但由于集成工艺制作的开关存在泄露电流极易导致电容漏电,而且,失调取消必须按时刷新,刷新处理要么加大时钟花销,要么控制时钟相位复杂,难以获得高的转换速度。
随着无线通信系统技术的快速发展,面向6~8Bit中高精度的低功耗、高速模数转换器的应用需求,研究设计一种新的CMOS电压比较器电路结构已是无线通信技术领域非常重要的课题。
发明内容
本发明的目的在于克服已有技术的缺陷,提出一种CMOS低功耗、低失调电压、低回程噪声的电压比较器,不需采用失调取消技术,能够满足6~8Bit中高精度的低功耗、高速模数转换器的应用要求。
本发明的目的是通过下述技术方案来实现:
一种CMOS低功耗、低失调电压、低回程噪声比较器,包含前置放大器、一对NMOS开关管、正反馈锁存器、两个CMOS反相器和SR锁存器。前置放大器是以PMOS双差分对管为输入差分对,以二极管连接的NMOS管与一对正反馈连接的NMOS管并行连接为负载的电路结构。由于CMOS工艺的固有问题,制作的正反馈锁存器和SR锁存器的失调电压比较大,而正反馈锁存器和SR锁存器引入的失调电压与前置放大器的增益成反比,所以对前置放大器提高增益,使比较器的失调电压主要取决于前置放大器本身的失调电压。
所述的正反馈锁存器是两个交叉耦合的NMOS管、PMOS管对,通过两个时钟控制的NMOS使能管连接到地,并在两个输出再生节点之间连接一只复位管的电路结构。当时钟信号为逻辑高电平时,比较器处于复位阶段,NMOS使能管断开,两个交叉耦合的NMOS管、PMOS管对不存在到地的直流通路,静态功耗为零,当时钟信号为逻辑低电平时,NMOS使能管打开,两个交叉耦合的NMOS管、PMOS管对才存在电流,因此降低了比较器的功耗;
前置放大器和正反馈锁存器之间接入一对NMOS开关管,比较器在复位到锁存阶段,开关管断开,使再生节点与输入节点隔离,消除了回程噪声的影响;
正反馈锁存器与SR锁存器之间接入两个CMOS反相器,正反馈锁存器的输出再生节点连接两个CMOS反相器的输入端,两个CMOS反相器的输出端分别与SR锁存器的输入端相连,SR锁存器的二路输出端为Q+和Q-,接入两个CMOS反相器可对正反馈锁存器的输出信号进行缓冲。
所述的CMOS低功耗、低失调电压、低回程噪声比较器,其在于所述的正反馈锁存器的输出再生节点并接CMOS反相器的输入端和复位管,其复位电压设置为电源电压的一半,而不是电源电压或地。
所述的CMOS低功耗、低失调电压、低回程噪声比较器,其在于所述的正反馈锁存器的PMOS管对与NMOS管对的晶体管尺寸比值小于其载流子迁移率之比,有利于提高比较器的再生速度。
所述的CMOS低功耗、低失调电压、低回程噪声比较器,其在于所述的正反馈锁存器的两个输出再生节点之间的复位管是NMOS管。
所述的CMOS低功耗、低失调电压、低回程噪声比较器,其在于所述的SR锁存器为由两个二输入与非门构成的电路结构。
所述的CMOS低功耗、低失调电压、低回程噪声比较器,其在于所述的SR锁存器的两个CMOS反相器的阈值电压大于比较器的复位电压。
所述的CMOS低功耗、低失调电压、低回程噪声比较器,其在于一对NMOS开关管与复位管连接同一时钟信号,两个NMOS使能管连接另一时钟信号,两个时钟信号为互补信号。
所述的CMOS低功耗、低失调电压、低回程噪声比较器,其在于所述的正反馈锁存器的复位管和NMOS使能管以及前置放大器和正反馈锁存器之间接入的一对NMOS开关管,栅长均采用最小特征工艺尺寸。
所述的CMOS低功耗、低失调电压、低回程噪声比较器,其在于所述的两个CMOS反相器的晶体管,栅长均采用最小特征工艺尺寸。
所述的CMOS低功耗、低失调电压、低回程噪声比较器,其在于所述的SR锁存器的构成晶体管,栅长均采用最小特征工艺尺寸。
本发明具有下列实质性的效果:
(1)本发明前置放大器电路结构,采用PMOS管比NMOS管具有更低的失配工艺参数,减小了其本身的失调电压,同时提高了前置放大器的增益,减小了正反馈锁存器和SR锁存器引入的失调电压。前置放大器自身的失调电压随输入晶体管尺寸的增大而减小,在满足比较器的工作速度前提下,借助电路仿真软件进行优化设计晶体管尺寸,得到低的失调电压。
(2)在前置放大器和正反馈锁存器之间接入一对开关管,比较器在复位到锁存阶段,开关管断开使再生节点与输入节点隔离,消除了回程噪声的影响。
(3)比较器的正反馈锁存器采用背靠背的CMOS反相器,消除了静态功耗及摆率限制问题;同时,还在正反馈锁存器两反相器的再生节点之间连接一只复位管,可以减小过驱动恢复时间,提高了比较器的速度;再者,使正反馈锁存器处于复位阶段时,复位电压等于电源电压的一半,进一步提高了比较器的速度。
(4)两个CMOS反相器对正反馈锁存器的输出进行缓冲将其驱动到全数字电平,SR锁存器使比较器处于复位阶段时,保持前面的状态,这样可使得在整个时钟周期内都存在有效的数字输出。
(5)由于采用了上述技术方案,本发明的CMOS锁存比较器具有低功耗、低失调电压、低回程噪声的优点,可应用于6~8Bit中高精度的低功耗高速模数转换器中。
附图说明
图1是现有技术的静态锁存比较器的电路原理图;
图2是现有技术的动态锁存比较器的电路原理图;
图3是本发明的CMOS低功耗、低失调电压、低回程噪声比较器的原理框图;
图4是本发明实施例的CMOS低功耗、低失调电压、低回程噪声比较器的电路原理图;
图5是本发明实施例的比较器中CMOS反相器的电路图;
图6是本发明实施例的比较器中二输入与非门的电路图;
具体实施方式
下面结合附图和具体实施例对本发明的技术方案作进一步说明。
本发明的CMOS低功耗、低失调电压、低回程噪声比较器的原理框图如图3所示,它包含前置放大器、一对NMOS开关管、正反馈锁存器、两个CMOS反相器和SR锁存器。前置放大器是以PMOS双差分对管为输入差分对,以一对二极管连接的NMOS管与一对正反馈连接的NMOS管并行连接为有源负载的电路结构,PMOS双差分对管的输入端分别连接Vinp和Vinn端子、Vrefp和Vrefn端子,前置放大器和正反馈锁存器之间接入一对NMOS开关管,正反馈锁存器的两个输出再生节点P与N之间连接一复位管,正反馈锁存器的输出再生节点P连接两个CMOS反相器,两个CMOS反相器的输出端分别连接SR锁存器的输入端,SR锁存器的两个输出端为Q和Q-。
本发明实施例CMOS低功耗、低失调电压、低回程噪声比较器的电路原理图见图4。前置放大器以PMOS双差分对管M1~M4为输入差分对,以一对二极管连接的NMOS管M7~M8与一对正反馈连接的NMOS管M9~M10并行连接为有源负载。正反馈锁存器由M15与M20和M14与M19构成的动态锁存器、M13和M16构成的差分对以及M18和M21构成的开关电流源组成。前置放大器与正反馈锁存器之间接入一对NMOS开关管M11和M12,正反馈锁存器的两个输出再生节点P与N之间连接一复位管M17,正反馈锁存器的输出再生节点P、N连接两个CMOS反相器的输入端,SR锁存器由两个二输入端与非门AND2组成,与非门AND2的一输入端连接两个CMOS反相器INV的输出端。该比较器电路工作过程如下:
当CLK=1时,复位管M17闭合,比较器处于复位阶段,前置放大器对输入信号进行放大,同时开关管M11和M12闭合,前置放大器输出信号加到差分对管M13和M16,向再生节点P、N注入正比于前置放大器输出信号的非平衡电流。处于闭合的复位管M17将两个输出再生节点P、N短路,对正反馈锁存器输出电压进行复位。同时,两个时钟信号是互补的,此时CLKB=0,M18、M21断开,由晶体管M15与M20和M14与M19构成的动态锁存器不工作,通过的直流电流为零。
当CLK=0时,比较器处于再生阶段,复位管M17断开,同时,CLKB=1,晶体管M18、M21闭合,两个背对背的CMOS反相器构成的动态锁存器将存于再生节点P、N的非平衡电压迅速放大到数字逻辑电平。同时,由于CLK=0,开关管M11和M12断开,此阶段前置放大器输出端与正反馈锁存器输入端或者说再生输出结点与输入结点被隔离。值得指出的是,在再生阶段回程噪声的影响得到了消除。
当CLK=1时,比较器处于复位阶段,正反馈锁存器的NMOS使能管断开,使两个交叉耦合的NMOS管、PMOS管对到地的直流通路断开,静态功耗为零,当CLKB=1时,NMOS使能管打开,两个交叉耦合的NMOS管、PMOS管对才存在电流,因此降低了比较器的功耗。
下面对前置放大器、正反馈锁存器和SR锁存器的设计思路作进一步说明。为了得到更好的电源抑制比和共模抑制比,前置放大器采用PMOS双差分输入管对M1~M4,负载管采用二极管连接的NMOS管M7和M8与正反馈连接的NMOS管M9和M10并行连接的方式。该前置放大器的增益近似为:
式中:Av为置放大器增益;gm是MOS管的跨导。实际中综合考虑比较器的输入带宽和失调电压,前置放大器的增益可设计为Av=20dB,通过调整M7和M8与M9和M10的晶体管的尺寸和偏置电流比,使得gm7,8大于gm9,10的值为gm1,2的十分之一即可。如前所述,在前置放大器高增益条件下,比较器的失调电压主要由前置放大器本身的失调电压决定。前置放大器输入失调电压方差可由下式近似给出:
这里,
其中,AVTp和AKp是失配工艺参数。之所以采用PMOS输入管对,一方面是由于PMOS管失配工艺参数AVTp和AKp要比NMOS管小,另一方面采用NMOS管作为负载使得输出结点的总负载电容CL更小,不仅可显著降低失调电压,而且有利于提高工作速度。
正反馈锁存器采用的是两个交叉耦合的CMOS反相器构成的动态锁存器,再生时间常数近似为:
式中CEQ为再生节点的总电容,gEQ为再生节点总跨导。
CEQ=Cgd13,16+Cdb13,16+Cgs14,15+Cdb14,15+Cgs19,20+Cdb19,20+Cgd17+Cdb17+CgsINV (7)
gEQ=gm14,15+gm19,20 (8)
显然,NMOS和PMOS再生环都对总电容和总跨导有贡献。如果PMOS环尺寸相对NMOS环尺寸较大,再生速度会由于下述原因显著减小:首先,PMOS管对再生节点增加太大电容,而增加跨导有限;其次,比较器阈值电压移向VDD,导致NMOS管过驱动电压增加,使得跨导减小。因此,采用PMOS再生晶体管和NMOS再生晶体管尺寸比值小于其载流子迁移率之比,可以提高再生速度。此外,比较器处于复位阶段时,设置的复位电压等于电源电压的一半,相比与通常复位于电源电压或地的情况,这时的再生速度更快。
CMOS反相器电路如图5所示,由PMOS管M51、NMOS管M52构成。两个CMOS反相器的阈值电压均设置为大于比较器的复位电压,它们对正反馈锁存器的输出进行缓冲并将其驱动到全数字电平。
构成SR锁存器的二输入与非门(AND2)电路如图6所示,它由并行连接的PMOS管M61、M62和串行连接的NMOS管M63、M64构成。当比较器处于复位阶段时,SR锁存器使比较器保持前面的状态,这样使比较器在整个时钟周期内都存在有效的数字输出。
对于高速数字电路,CMOS反相器和SR锁存器中的晶体管,栅长均采用最小特征工艺尺寸,以减小由其引入的时间延迟。
综上所述,本发明采用了上述技术方案,性能优于已有技术,可应用于6~8Bit中高精度低功耗高速模数转换器中。
表一给出了本发明的比较器和图1所示已有技术的静态锁存器及图2所示已有技术的动态锁存器主要性能的比较结果。
表一
机译: 具有低闪烁噪声的CMOS混频器,可在降低功耗的同时降低闪烁噪声
机译: 高速,低功耗,低反冲噪声比较器,适用于多比较器逐次逼近模拟数字转换器(ADC)
机译: 低带噪声及其CMOS图像传感器的比较器