半导体集成电路以及半导体集成电路的布局方法

摘要

本发明提供一种半导体集成电路，其中将功能块分成多个区域。在各个区域设置有：在第一方向布线的时钟基干布线；在与第一方向正交的第二方向布线，且由与时钟基干布线电连接的多根时钟支线布线构成的时钟支线布线组；与时钟基干布线电连接的时钟驱动单元；和由与时钟基干布线或者时钟支线布线组电连接的多个时钟同步单元构成的时钟同步单元组。并且，各时钟支线布线组之间被电分离，仅由时钟驱动单元，对所连接的时钟基干布线、和与该时钟基干布线连接的时钟支线布线组进行驱动。从而提供一种使耗电量以及时钟偏移变小，且即使在大规模的半导体集成电路中，供给时钟信号的时钟驱动单元的负载容量也小的具备时钟分配电路的半导体集成电路。