检测伪编程单元的方法和使用其对伪编程单元编程的方法

摘要

一种检测伪编程单元的方法包括检测被编程的第一存储单元中的第二存储单元。第二存储单元的阈值电压高于第一校验电压。在第二存储单元中检测第三存储单元。第三存储单元的阈值电压小于第二校验电压。一种对非易失存储器件中的单元进行编程的方法包括对选择的存储单元执行编程操作。在执行编程操作的存储单元中检测第一存储单元。第一存储单元的阈值电压高于第一校验电压。在第一存储单元中检测伪编程单元。伪编程单元的阈值电压小于第二校验电压。进而，对伪编程单元进行编程。

说明书

本申请要求2007年3月14提交的韩国专利申请号2007-25098的优先权，其全部内容在此合并作为参考。

技术领域

本发明涉及一种检测非易失存储器件中伪编程单元(under programcell)的方法和使用该方法对单元进行编程的方法。

背景技术

近来，对电编程和擦除数据以及不要求周期重写数据的刷新功能的非易失存储器件的要求增加了。

非易失存储器件通常包括：存储单元阵列，其中将用于存储数据的存储单元布置成矩阵；以及页面缓冲器，其用于将数据编程到存储单元阵列的特定存储单元并从存储单元中读取数据。

对连接到具有一定数目存储单元的单元串的位线的电压电平进行测量，从而确定包括在存储单元阵列中的特定存储单元是否被编程。

为了准确地确定特定单元是否被编程，要求充分的读取容限。特别地，由于与通过单层单元(SLC)编程方法编程的存储单元的每一个相比，通过多层单元(MLC)编程方法编程的存储单元的每一个具有多种阈值电压分配，所以，在阈值电压分配之间要求充分的读出容限。

尽管使用大于校验基准电压的电压不能对编程缺陷单元进行编程，但可以校验出通过根据存储单元阵列的特性所产生的源极线跳动(bouncing)现象而对所述单元进行了编程。换句话说，产生了伪编程单元。结果，由于这个伪编程单元而减少了读出容限。

发明内容

本发明的特点是提供一种检测伪编程单元的方法。

本发明的另一个特点是提供一种使用检测伪编程单元的方法来对非易失存储器件中的单元进行编程的方法。

根据本发明的一个示例实施例的、检测伪编程单元的方法包括：在被编程的第一存储单元中检测第二存储单元，其中，第二存储单元的阈值电压高于第一校验电压；以及在第二存储单元中检测第三存储单元，其中，第三存储单元的阈值电压小于第二校验电压。

根据本发明的一个示例实施例的、对非易失存储器件中的单元进行编程的方法包括：对选择的存储单元执行编程操作；检测被编程的存储单元的第一存储单元，其中，第一存储单元的阈值电压高于第一校验电压；检测第一存储单元的伪编程单元，其中，伪编程单元的阈值电压小于第二校验电压；以及对伪编程单元进行编程。

如上所述，本发明的方法检测伪编程单元。另外，由于对伪编程单元执行额外的编程操作，所以去除了伪编程单元。因此，增加了读出容限。

附图说明

当结合附图考虑时，通过参考下面详细的说明，本发明的上述的和其他特征和优点将变得显而易见，其中：

图1是说明非易失存储器件中的普通存储单元阵列的示图；

图2A和图2B是说明由源极线的阻抗产生的源极线跳动现象的示意图；

图3是图解说明示出伪编程单元的读取容限的图形；

图4是说明根据本发明的一个示例实施例的使用对伪编程单元进行编程的方法的页面缓冲器的电路示意图；

图5是说明根据本发明的一个示例实施例的、对伪编程单元进行编程的过程的流程图；

图6是说明根据本发明的一个示例实施例的、与为了检测伪编程单元而在执行读取操作时所提供的电压信号相关的波形的时序图；以及

图7是说明根据本发明的另一个示例实施例的、与为了检测伪编程单元而在读取操作中提供的信号相关的波形的时序图。

具体实施方式

下面，将参考附图详细解释本发明的优选实施例。

图1是说明非易失存储器件中的普通存储单元阵列的示意图。

存储单元阵列包括：用于存储数据的存储单元、用于选择地激活存储单元的字线WL0到WLn和将数据输入到存储单元或将数据从存储单元输出的位线BL0到BLm。将字线WL0到WLn和位线BL0到BLm安排成矩阵。

另外，存储单元阵列包括具有串联耦合在源极选择线SSL和漏极选择线DSL之间的存储单元的多个单元串。

存储单元的栅极被耦合到字线WL0至WLn。被耦合到相同字线的一组存储单元被称为页。

另外，存储单元阵列包括块，其中，将耦合到位线BL0至BLm的每一条的单元串并联耦合到公共源极线。

将每一单元串耦合到公共源极线。

将每条源极线耦合到与相应位线并联耦合的金属旁路线。所述源极线是n+扩散的源极线，并具有高阻抗。因此，由于源极线的高阻抗而产生噪声，这影响阈值电压的控制。

图2A和图2B是说明由源极线的阻抗产生的源极线跳动现象的示图。在下面的描述中，假定对选择的字线的每一页面进行编程。

图2A示出了初始编程的单元，也就是快编程单元和慢编程单元，该慢编程单元是没有被编程的编程缺陷单元。将快编程单元和慢编程单元耦合到相同的字线。

由于慢编程单元(被指定为“1”)还没有被编程，所以，慢编程单元从预充电电平被放电到地电压。通过源极线的阻抗增加源极线的电压，并且增加快编程单元的源极电压。结果，由于公共源极线的噪声而减小了快编程单元的读出电流Icell。

尽管快编程单元的阈值电压小于校验电压，但是由于减小的电流Icell而使得未进行快编程单元的校验。因此，快编程单元被认为编程了。结果，快编程单元并没有被编程。

图2B说明了当慢编程单元被编程时，公共源极线的噪声被降低。由于公共源极线的噪声被降低，所以，通过快编程单元的电流Icell增加。

简单地说，因为源极线的电压电平根据外围单元的编程状态而变化，因此出现跳动现象。结果，改变了通过特定单元的电流电平。因此，没有被编程的单元被认为进行了编程。换句话说，产生了伪编程单元。

图3是图解说明示出伪编程单元的读取容限的图形。

通常，当编程单元的阈值电压大于特定校验电压时，编程单元被认为进行了编程。另外，在执行编程操作后，在读取特定单元中存储的数据的过程中施加读取电压被。该读取电压比校验电压小特定电平。

所述读取容限是指校验电压和读取电压之间的差值。当读取容限得到充分保证时，就可以更准确地读取给定单元中存储的数据。

然而，例如，当由于上面描述的跳动现象而产生伪编程单元时，读取容限就减小。

为了解决这个问题，本发明的方法检测伪编程单元，并对检测的伪编程单元执行随后的编程操作，以使得伪编程单元的阈值电压增加到大于校验电压的电压。换句话说，本发明提供了通过对伪编程单元的随后编程而增加读取容限的编程方法。

图4是说明根据本发明的一个示例实施例的、使用对伪编程单元进行编程的方法的页面缓冲器的电路的示图。

在图4中，页面缓冲器400包括：位线选择电路410、位线读出电路420、读出结点预充电电路430和寄存器440。

位线选择电路410具有N-MOS晶体管N416和N-MOS晶体管N418，其中，N-MOS晶体管N416响应第一位线选择信号BSLe而将偶数位线BLe耦合到位线读出电路420，而N-MOS晶体管N418响应第二位线选择信号BSLo而将奇数位线BLo耦合到位线读出电路420。此后，根据相应的位线选择信号BSLe或BSLo的电压电平，将位线BLe或BLo选择地耦合到位线读出电路420。

另外，位线选择电路410包括N-MOS晶体管N412和N-MOS晶体管N414，其中，N-MOS晶体管N412响应第一放电信号DISCHe而将偶数位线BLe耦合到控制信号输入端，而N-MOS晶体管N414响应第二放电信号DISCHo而将奇数位线BLo耦合到控制信号输入端。将具有特定电平的控制信号VIRPWR提供到控制信号输入端。所以，根据控制信号VIRPER的电压电平，将位线BLe或位线BLo预充电到高电平或放电到低电平。

位线读出电路420响应于高电平的位线读出信号PBSENSE而将位线BLe或位线BLo耦合到读出结点SO，测量位线BLe或BLo的电压电平，以及根据测量的电压电平而将特定单元中存储的数据的电压电平施加到读出结点SO。读出信号PBSENSE具有第一电压V1或小于第一电压V1的第二电压V2。

在本发明的一个示例实施例中，页面缓冲器400可以不包括位线读出器电路420，而是可以直接将位线选择电路410耦合到读出结点SO。页面缓冲器400可以执行与上述的操作类似的操作。换句话说，将具有第一电压V1的位线选择信号BSLe或具有第二电压V2的位线选择信号BSLo施加到相应的N-MOS晶体管N416或N418。因此，位线BLe或BLo的电压电平被测量，使得特定单元中存储的数据的电压电平被施加到读出结点SO。

读出结点预充电电路430将读出结点SO耦合到电源电压，从而将读出结点SO预充电到高电平电压。

而且，读出结点预充电电路430还包括P-MOS晶体管P430，P-MOS晶体管P430响应具有低电平的预充电信号PRECH_N而将读出结点SO耦合到电源电压。

寄存器440包括：具有两个反相器IV442和IV444的锁存器；N-MOS晶体管N448，其响应读出结点SO的电压电平而被激活，并将电源电压提供给锁存器；N-MOS晶体管N446，其被耦合在第一结点QA和N-MOS晶体管N448之间，并响应第一读取信号READA_N而被激活；以及N-MOS晶体管N444，其被耦合在第二结点QAb和N-MOS晶体管N448之间，并响应第二读取信号READA而被激活。

其后，将详细说明根据本发明的一个示例实施例的、通过使用页面缓冲器400来对伪编程单元进行编程的过程。

图5是说明根据本发明的一个示例实施例的、对伪编程单元进行编程的过程的流程图。

在步骤S510，根据页面缓冲器400的寄存器440中存储的数据来执行编程操作。

编程操作的执行依赖于包括在寄存器440中的锁存器的第一结点QA中存储的数据。

当将在低电平的数据“0”存储在第一结点QA时，与数据“0”相对应的第一单元被认为是编程缺陷单元。因此，对第一单元执行编程操作。然而，当将在高电平的数据“1”存储在第一结点QA时，与数据“1”相对应的第二单元被认为是编程禁止单元。因此，第二单元不被编程。

上述编程操作与非易失存储器件中的传统编程操作相同。因此，省略对传统编程操作的任何进一步说明。

在步骤S520中，执行编程校验操作以校验单元是否被编程操作有效地编程。

编程校验操作利用读出结点SO的电压电平根据给定单元的编程而变化的事实。当单元被编程时，读出结点SO的电压电平维持高电平，而在单元不被编程时具有低电平。

寄存器440中包括的晶体管N448的激活依赖于读出结点SO的电压电平。将第二读取信号READA以高电平提供到N-MOS晶体管N444。

由于在单元被编程时读出结点SO的电压电平处于高电平，所以，N-MOS晶体管N448被激活。而且，由于N-MOS晶体管N444根据第二读取信号READA被激活，所以，将处于高电平的数据存储在第一结点QA中。换句话说，在步骤S510中的、以低电平存储在第一结点QA中的数据被改变成处于高电平的数据。

然而，当单元没有被编程时，即使该单元是编程缺陷单元(即，在步骤S510中，将处于低电平的数据存储在第一结点QA中)，读出结点SO的电压电平处于低电平。因此，N-MOS晶体管N448不被激活。这样，将在第一结点QA中存储的数据维持在低电平。

当单元是编程禁止单元(即，在步骤S510中，当将处于高电平的数据存储在第一结点QA中时)时，该单元不被编程。因此，读出结点SO的电压电平处于低电平。这样，N-MOS晶体管N448不被激活。结果，将第一结点QA中存储的数据维持在高电平。

简而言之，当根据编程校验操作来编程单元时，将处于高电平的数据存储在第一结点QA中。另外，当单元是编程禁止单元时，将处于高电平的数据存储在第一结点QA中。然而，当单元是编程缺陷单元而没被编程时，将处于低电平的数据存储在第一结点QA中。

在步骤S530中，当所有数据以高电平被存储在第一点QA中时，完成编程操作和编程校验操作。然而，当将特定数据以低电平而存储在第一结点QA中时，再次执行编程操作。

在步骤S532中，根据递增步长脉冲编程(其后，被称为“ISPP”)方法，以增加的电平来施加编程电压。

在步骤S540中，当完成编程校验操作后，执行检测伪编程单元的过程。

检测伪编程单元的过程包括：将编程禁止单元与阈值电压高于读取基准电压的第一单元分离；以及检测第一单元中的第二单元。第二单元的阈值电压小于校验基准电压。

图6是说明根据本发明的一个示例实施例的、与为了检测伪编程单元而在执行读取操作时所提供的电压信号相关的波形的时序图。

(1)T1间隔

在将具有要被读取的特定单元的单元串耦合到位线之前，位线被放电。

随后，使能偶数放电信号DISCHe一给定时间段。因此，N-MOS晶体管N412被激活。由于偏置电压VIRPWR处于低电平，所以，将偶数位线BLe放电到低电平电压。

另外，使能奇数放电信号DISCHo。因此，N-MOS晶体管N414被激活。结果，奇数位线BLo被放电到低电平电压。

(2)T2间隔

将具有高电平的电压Vread施加到漏极选择线DSL。因此，将具有要被读取的单元的单元串耦合到相应的位线。

将处于高电平的电压Vread施加到源极选择线SSL。因此，将具有存储单元阵列的特定单元的单元串耦合到公共源极线。结果，在相应的位线和公共源极线之间形成电流通路。在图6中，在T3间隔期间施加电压Vread，但可以在T2间隔期间施加。

将读取基准电压Vrd施加到与选择的单元相关的字线，而将处于高电平的电压Vread提供到与不被选择的单元相关的字线。

在图6中，读取基准电压是0V。然而，由于在MLC编程方法中存在各种读取基准电压，所以施加与特定字线相对应的读取基准电压。

接下来，耦合到特定单元的位线被预充电到高电平。

通过页面缓冲器400的读出结点预充电电路430，将读出结点SO预充电到电源电压的电平。另外，将具有第一电压V1的位线读出信号PBSENSE提供到位线读出电路420的位线读出晶体管N420。因此，预充电到高电平的读出结点SO被耦合到相应的位线。

位线BLe或BLo与读出结点SO的耦合依赖于位线选择信号BSLe或BSLo。例如，当将偶数位线BLe耦合到读出结点SO时，偶数位线选择信号BSLe以高电平被提供。结果，将位线BLe或BLo预充电到特定特定电压电平(V1-Vt)。

(3)T3间隔

将电压Vread以高电平施加到源极选择线SSL。因此，将具有存储单元阵列的特定单元的单元串耦合到公共源极线。结果，在相应的位线和公共源极线之间形成电流通路。如上面所提及的，在T3间隔期间施加电压Vread，但在T2间隔期间可以提供电压Vread。

随后，根据相应的位线的电压电平来测量要被读取的特定单元的编程。

为了测量特定单元的编程，将位线选择信号BSLe或BSLo的电平从高电平转换到低电平。因此，在给定时间段，相应的位线不被耦合到读出结点SO。在给定的时间段，耦合到单元的位线的电压电平根据特定单元的编程而改变。

因此，当特定单元被编程时，将相应位线的电压电平维持在高电平。然而，当特定单元不被编程时，将相应位线的电压电平降到低电平。

随后，在T4间隔之前，将预充电信号PRECH_N的电平从低电平转换到高电平。因此，将读出结点SO和电源电压去耦合。

(4)T4间隔

根据位线BLe或BLo的电压电平来读出在特定单元中存储的数据。然后，将读出数据存储在寄存器440中。

为了读出在特定单元中存储的数据，将处于低电平的位线读出信号PBSENSE转换成小于第一电压V1的第二电压V2。因此，将相应的位线耦合到读出结点SO一给定时间段。因此，晶体管N420根据位线的电压电平而被激活或被去活。换句话说，当位线的电压电平小于电压差(V2-Vt)时，晶体管N420被激活。结果，位线被耦合到读出结点SO。因此，在位线和读出结点SO之间共享充电。此后，读出结点SO的电压电平被降低。

然而，当位线的电压电平高于电压差(V2-Vt)时，晶体管N420被去活。结果，不耦合位线到读出结点SO。因此，维持读出结点SO的电压电平。所以，读出结点SO的电压电平依赖于位线的电压电平。由于在相应的单元被编程时，将读出结点SO的电压电平维持在高电平，所以，寄存器440的晶体管N448被激活。

由于处于高电平的第一读取信号READA_N被提供到寄存器440的N-MOS晶体管N446，所以，当单元被编程时，将处于低电平的数据存储在第一结点QA中。由于将伪编程单元编程到大于读取基准电压的电压，所以，所以处于低电平的数据如同被编程的单元那样被存储在第一结点QA。

当单元被擦除时，将处于高电平的数据存储在第一结点QA。

(5)T5间隔

执行将第二单元与第一单元分开的步骤。第一单元的阈值电压大于读取基准电压，并且，第二单元的阈值电压小于校验基准电压。

为了执行第二单元与第一单元分开的步骤，对耦合到要被读取的单元的字线施加高于读取基准电压的校验基准电压，并且，将高电平电压提供给其他的字线。换句话说，将校验基准电压Vver而不是读取基准电压施加到选择的字线。这是用于检测伪编程单元。伪编程单元的阈值电压高于读取基准电压，但却小于校验基准电压Vver。

将位线读出信号PBSENSE从高电平转换到低电平。因此，相应的位线不被耦合到读出结点SO一定时间段中。耦合到特定单元的位线的电压电平依赖于单元的编程而改变。

换句话说，当单元被编程到大于校验基准电压Vver的电压时，将位线的电压电平维持在高电平。然而，当单元被编程到小于校验基准电压Vver的电压时，将位线的电压电平减小到低电平。

在下一个间隔T6中，将预充电信号PRECH_N转换到低电平。因此，将读出结点SO预充电到高电平。

(6)T6间隔

根据位线BLe和BLo的电压电平来读出在特定单元中存储的数据。然后，将读出的数据存储在寄存器440。

为了读出在特定单元中存储的数据，将处于低电平的位线读出信号PBSENSE转换成小于第一电压V1的第二电压V2。因此，相应的位线被耦合到读出结点SO一给定的时间段。所以，晶体管N420根据位线的电压电平而被激活或被去活。换句话说，当位线的电压电平小于电压差(V2-Vt)时，晶体管N420被激活。结果，将位线耦合到读出结点SO。因此，在位线和读出结点SO之间共享充电。此后，读出结点SO的电压电平被降低。

然而，当位线的电压电平高于电压差(V2-Vt)时，晶体管N420被去活。结果，位线不被耦合到读出结点SO。因此，维持读出结点SO的电压电平。所以，读出结点SO的电压电平依赖于位线的电压电平。由于在相应的单元被编程时读出结点SO的电压电平被维持在高电平，所以，寄存器440的晶体管N448被激活。

然而，由于伪编程单元的阈值电压或编程禁止单元的阈值电压小于校验基准电压Vver，所以，读出结点SO的电压电平是低电平。结果，寄存器440的N-MOS晶体管N448保持去活。

由于处于高电平的第二读取信号READA被提供给寄存器440的N-MOS晶体管N444，所以，当相应的单元被编程时，将处于高电平的数据存储在第一结点QA中。

然而，由于，伪编程单元的阈值电压小于校验基准电压Vver，所以，将在T4间隔中存储的数据维持在低电平。

在编程禁止单元中，将在T4间隔中存储的数据维持在高电平。

简要地说，将处于低电平的数据存储在伪编程单元中的第一结点QA中。然而，对于正常编程的单元或编程禁止单元来讲，将处于高电平的数据存储在的第一结点QA中。

图7是说明根据本发明的另一个示例实施例的、与为了检测伪编程单元而在读取操作中所提供的信号相关的波形的时序图。图7中的波形与图6中的波形类似。将本实施例的方法用于没有位线读出电路420的页面缓冲器中。在图7的具体实施例中，将第一电压V1或第二电压V2提供给位线选择电路410的位线选择晶体管N416或N418。

(1)T1间隔

在将具有要被读取的特定单元的单元串耦合到位线之前，使位线放电。

随后，使能偶数放电信号DISCHe一给定的时间段。因此，N-MOS晶体管N412被激活。由于偏置电压VIRPWP处于低电平，所以，使偶数位线BLe放电到低电平电压。

另外，使能奇数放电信号DISCHo。因此，N-MOS晶体管N414被激活。结果，奇数位线BLo被放电到低电平电压。

(2)T2间隔

将电压Vread以高电平施加到漏极选择线DSL。这样，将具有要被读取的单元的单元串耦合到相应的位线。

将电压Vread以高电平施加到源极选择线SSL。这样，将具有存储单元阵列的特定单元的单元串耦合到公共源极线。结果，在相应位线和公共源极线之间形成电流通路。在图7中，在T3间隔期间施加电压Vread，但可以在T2间隔期间施加。

将读取基准电压Vrd施加到与所选单元相关的字线，而将电压Vread以高电平提供到与没被选择的单元相关的字线。

在图7中，读取基准电压是0V。然而，由于在MLC编程方法中存在各种读取基准电压，所以，施加与特定字线相对应的读取基准电压。

接下来，将耦合到特定单元的位线预充电到高电平。

通过页面缓冲器400的读出结点预充电电路430，将读出结点SO预充电到电源电压的电平。因此，具有第一电压V1的位线选择信号BSLe或BSLo被提供到位线选择电路410的位线选择晶体管N412或N414。因此，将被预充电到高电平的读出结点SO耦合到相应的位线。因此，将位线BLe或BLo预充电到特定电压电平(V1-Vt)。

(3)T3间隔

将电压Vread以高电平施加到源极选择线SSL。因此，将具有存储单元阵列的特定单元的单元串耦合到公共源极线。结果，在相应位线和公共源极线之间形成电流通路。如上所述，在T3间隔期间施加电压Vread，但可以在T2间隔期间提供电压Vread。

随后，根据相应位线的电压电平来测量要被读取的特定单元的编程。

为了测量特定单元的编程，位线选择信号BSLe或BSLo的电平从高电平转换到低电平。因此，在给定时间段期间，使相应位线不耦合到读出结点SO。在给定时间段期间，耦合到单元的位线的电压电平根据特定单元的编程而改变。

因此，当特定单元被编程时，将相应位线的电压电平维持在高电平。然而，当对特定单元编程时，将相应位线的电压电平降低到低电平。

随后，在T4间隔之前，预充电信号PRECH_N的电平从低电平转换到高电平。这样，读出结点SO和电源电压被去耦合。

(4)T4间隔

根据位线BLe或BLo的电压电平来读出在特定单元中存储的数据。然后，将读出的数据存储在寄存器440中。

为了读出在特定单元中存储的数据，将处于低电平的位线选择信号BSLe和BSLo转换成小于第一电压V1的第二电压V2。因此，将相应的位线耦合到读出结点SO一给定时间段。因此，晶体管N412或N414根据位线的电压电平而被激活或被去活。换句话说，当位线的电压电平小于电压差(V2-Vt)时，晶体管N412或晶体管N414被激活。结果，将位线耦合到读出结点SO。因此，在位线和读出结点SO之间共享充电。因此，读出结点SO的电压电平被降低。

然而，当位线的电压电平高于电压差(V2-Vt)时，晶体管N412或晶体管N414被去活。结果，使位线不耦合到读出结点SO。因此，读出结点SO的电压电平被维持。相应地，读出结点SO的电压电平依赖于位线的电压电平。由于在相应单元被编程时读出结点SO的电压电平被维持在高电平，所以，寄存器440的晶体管N448被激活。

由于处于高电平的第一读取信号READA_N被提供到寄存器440的N-MOS晶体管N446，所以，当所述单元被编程时，处于低电平的数据被存储在第一点QA。由于伪编程单元被编程到大于读取基准电压的电压，所以，将处于低电平的数据如编程的单元那样被存储在第一点QA中。

然而，当单元被擦除时，将处于高电平的数据存储在第一点QA。

(5)T5间隔

执行第一单元与第二单元分离的步骤。第一单元的阈值电压大于读取基准电压，而第二单元的阈值电压小于校验基准电压。

为了执行第一单元与第二单元的分离步骤，对耦合到要被读取的单元的字线施加高于读取基准电压的校验基准电压，并且，将处于高电平的电压提供到其他字线。换句话说，将校验基准电压Vver施加到选择的字线，而不是读取基准电压。这用于检测伪编程单元。伪编程单元的阈值电压高于读取基准电压，但小于校验基准电压Vver。

位线选择信号BSLe或BSLo从高电平转换到低电平。因此，在特定时间段使相应的位线不耦合到读出结点SO。耦合到特定单元的位线的电压电平依赖于单元的编程而改变。

换句话说，当对于大于校验基准电压Vver的电压单元被编程时，位线的电压电平被维持在高电平。然而，当对于小于校验基准电压Vver的电压单元被编程时，将位线的电压电平降低到低电平。

在下一个间隔T6中，将预充电信号PRECH_N转换到低电平。因此，将读出结点SO预充电到高电平。

(6)T6间隔

根据位线BLe或BLo的电压电平来读出在特定单元中存储的数据。然后，将读出的数据存储在寄存器440中。

为了读出在特定单元中存储的数据，将处于低电平的位线选择信号BSLe或BSLo转换成小于第一电压V1的第二电压V2。因此，将相应的位线耦合到读出结点SO一给定时间段。相应地，晶体管N412或N414根据位线的电压电平而被激活或被去活。换句话说，当位线的电压电平小于电压差(V2-Vt)时，晶体管N420被激活。结果，将位线耦合到读出结点SO。这样，在位线和读出结点SO之间共享充电。因此，读出结点SO的电压电平被降低。

然而，当位线的电压电平高于电压差(V2-Vt)时，晶体管N412或N414被去活。结果，位线不被耦合到读出结点SO。因此，维持读出结点SO的电压电平。

相应地，读出结点SO的电压电平依赖于位线的电压电平。由于在相应单元被编程时读出结点SO的电压电平被维持在高电平，所以，寄存器440的晶体管N448被激活。

然而，由于伪编程单元的阈值电压或编程禁止单元的阈值电压小于校验基准电压Vver，所以，读出结点SO的电压电平是处于低电平。结果，寄存器440的N-MOS晶体管N448保持去活状态。

由于处于高电平的第二读取信号READA被提供到寄存器440的N-MOS晶体管N444，所以，当相应单元被编程时，处于高电平的数据被存储在第一点QA。

然而，由于伪编程单元的阈值电压小于校验基准电压Vver，所以，在T4间隔中存储的数据被维持在低电平。

在编程禁止单元中，在T4间隔中存储的数据被维持在高电平。

简要地说，将处于低电平的数据存储在伪编程单元中的第一结点QA。然而，将处于高电平的数据存储在正常编程的单元或编程禁止单元的第一结点QA中。

参考图5，在步骤S540中，通过参考图6或图7所描述的实施例来检测伪编程单元。

在步骤S550，仅仅编程伪编程单元。

编程操作与步骤S510中所描述的编程操作类似。

将处于低电平的数据“0”存储在伪编程单元的第一点QA中，然而，将处于高电平的数据“1”存储在正常编程的单元或编程禁止单元的第一点QA中。

换句话说，通过数据存储状态将伪编程单元与正常编程的单元或编程禁止单元分开。因此，仅仅对通过上述过程分开的伪编程单元执行编程操作。

在步骤S560中，在编程操作完成之后执行编程校验操作。

编程校验操作与在步骤S520、步骤S530和步骤S532中描述的类似。

当根据伪编程单元的编程正常完成编程操作时(即：当伪编程单元的阈值电压高于校验基准电压时)，在耦合到相应单元的页面缓冲器400的第一点QA中存储处于高电平的数据“1”。当所有数据被变成高电平时，就完成了编程操作。

本说明书中任何提及“一个实施例”、“某个是实施例”、“示例实施例”等意味着结合实施例而被描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书中各处出现的此类表达并非一定都是指同一个实施例。而且，当结合任何实施例来描述特定特征、结构或特性时，应当承认，那仍然落在本领域技术人员能够结合其他实施例来实现此类特征、结构或特性的范围之内。

尽管已经参考几个说明性实施例描述了本发明的实施方式，应当理解，本领域技术人员可以进行各种其他修改和设计各种实施例，而仍然落入这里公开的原理的精神和范围之内。更具体地说，在本公开、附图和所附权利要求的范围之内，可以在组件部分和/或主题组合安排的安排中进行各种变化和修改。除了在组件部分和/或安排中的变化和修改之外，替换使用对本领域技术人员来说也将是明显的。