使用单端两级放大器的全差分AB类放大器和放大方法

摘要

提供一种使用单端两级放大器的全差分AB类放大器和放大方法。全差分放大器包括：第一单端电流镜型全差分放大器，通过对第一输入信号和第二输入信号之间的差进行两级放大，输出第一输出信号；和第二单端电流镜型全差分放大器，通过对第一输入信号和第二输入信号之间的差进行两级放大，输出第二输出信号。第一单端电流镜型全差分放大器的第一尾部和第二单端电流镜型全差分放大器的第二尾部彼此连接，并且第一输出信号和第二输出信号是差分信号。

说明书

本申请要求于2007年3月26日提交到韩国知识产权局的第2007-0029106号韩国专利申请的优先权，其公开完整地包含于此，以资参考。

技术领域

本公开涉及一种差分放大器，更具体地讲，涉及一种两级全差分运算跨导放大器(OTA)。

背景技术

随着继续逐渐缩小CMOS技术的应用以及对电池驱动的便携式电子产品的需求的增加，在设计超大规模集成(VLSI)装置中产生许多限制条件。典型的限制条件是对低压操作和低功耗的要求。

随着使用片上系统(SOC)装置的趋势的加快，不仅数字电路，而且模拟电路也被集成在单个芯片上。因此，与数字电路相比通常较少受到限制条件影响的模拟电路现在也同样地受到限制条件的影响。

在可被集成在单个芯片上的模拟电路中最广泛使用的电路是运算放大器。更具体地讲，具有诸如抗扰性、宽输出摆幅和推挽操作的优点的全差分AB类放大器被广泛地使用。

通常，难以实现具有高增益(例如，80dB以上的增益)的两级放大器。为了实现具有高增益的两级放大器，使用共源共栅或折叠式级联放大器或者多级放大器。

虽然折叠式级联放大器能够提供高增益，但是由于高电压余量(voltageheadroom)，其不适于具有低操作电压的应用。此外，折叠式级联放大器具有复杂的偏置电路，这使得电路面积增大。

因为高增益放大器被实现为多级装置，所以电路面积的增大不可避免，这使得频率补偿很困难。因此，由于使用诸如嵌套密勒补偿(NMC)或多径NMC(MNMC)的技术的频率补偿的必要性，因此出现根据分级增加的诸如设计困难和功耗的问题。

发明内容

为了解决上述和/或其他问题，本发明的示例性实施例提供了这样一种放大器，所述放大器能够提供高增益，能够实现低压和低功率操作，具有简单频率补偿和共模反馈(CMFB)电路，具有高转换速率，并且能够使用两级放大器以小的面积来实现。

根据本发明的示例性实施例，全差分放大器包括第一单端电流镜型全差分放大器和第二单端电流镜型全差分放大器。

第一单端电流镜型全差分放大器通过对第一输入信号和第二输入信号之间的差进行两级放大来输出第一输出信号。第二单端电流镜型全差分放大器通过对第一输入信号和第二输入信号之间的差进行两级放大来输出第二输出信号。第一单端电流镜型全差分放大器的第一尾部和第二单端电流镜型全差分放大器的第二尾部彼此连接，并且第一输出信号和第二输出信号是差分信号。

所述全差分放大器还包括：偏置控制电路，通过在放大操作期间控制第一尾部的尾电流的量来控制第一输出信号和第二输出信号中的每一个的转换速率。

偏压控制电路基于通过对在第一单端电流镜型全差分放大单元的电流镜中流动的电流和第二单端电流镜型全差分放大单元的电流镜中流动的电流中的每一个做实数倍镜像获得的电流来控制尾电流的量。

所述全差分放大器还包括：共模反馈电路，基于放大参考电压与第一输出信号和第二输出信号中的每一个的差的结果，控制所述全差分放大器的共模电压。

第一单端电流镜型全差分放大器和第二单端电流镜型全差分放大器中的每一个包括：单端电流镜型差分放大单元，放大第一输入信号和第二输入信号之间的差；和推挽型放大单元，连接到单端电流镜型差分放大单元的输出端口，并输出第一输出信号和第二输出信号中的任意一个。

推挽型放大单元包括：第一导电类型的第一晶体管，连接在电源电压线和所述全差分放大器的输出端口之间，并具有连接到单端电流镜型差分放大单元的输出端口的栅极；第二导电类型的第二晶体管，连接在地电压线和所述全差分放大器的输出端口之间；第二导电类型的第三晶体管，连接在第一节点和地电压线之间，并包括连接到第二晶体管的漏极和栅极的栅极；第一导电类型的第四晶体管，连接在电源电压线和第一节点之间，并包括连接到单端电流镜型差分放大单元的电流镜的栅极的栅极；和补偿电容器，连接在单端电流镜型差分放大单元的输出端口和所述全差分放大器的输出端口之间。

推挽型放大单元还包括：第二导电类型的第五晶体管，连接在第一尾部和地电压线之间，并包括连接到第二导电类型的第三晶体管的栅极的栅极，并且第二导电类型的第三晶体管和第二导电类型的第五晶体管组成具有实数倍电流比的电流镜。

根据本发明的示例性实施例，一种执行AB类差分放大的方法包括：通过一对分别具有彼此并联连接的尾部的单端电流镜型放大器来对第一输入信号和第二输入信号之间的差进行差分放大，并输出第一信号和作为第一信号的差分信号的第二信号；和通过第一推挽型放大电路对第一信号进行放大来输出第一输出信号，并通过第二推挽型放大电路对第二信号进行放大来输出作为第一输出信号的差分信号的第二输出信号。

所述方法还包括：通过在放大操作期间控制尾电流的量来控制第一输出信号和第二输出信号中的每一个的转换速率。

附图说明

通过下面结合附图进行的描述，本发明的示例性实施例将会被更详细地理解，其中：

图1是根据本发明示例性实施例的全差分AB类放大器的框图；

图2是图1所示的放大单元的示例性实施例的电路图；

图3是显示图2所示的放大单元的AC增益的曲线图；

图4是显示图2所示的放大单元的AC增益的相位的曲线图；

图5是根据本发明示例性实施例的全差分AB类放大块的电路图；

图6是根据本发明示例性实施例的全差分AB类放大块的电路图；

图7是显示输入到图6所示的全差分AB类放大块的输入信号的曲线图；

图8是显示图6所示的全差分AB类放大块针对图7所示的输入信号的输出信号的转换速率的曲线图；

图9是图1所示的共模反馈(CMFB)块的示例性实施例；和

图10是图1所示的CMFB块的另一示例性实施例。

具体实施方式

现在将参照附图更全面地描述本发明的示例性实施例，本发明的示例性实施例在附图中示出。然而，本发明可以以许多不同的形式被实现并且不应该被解释为限于在这里阐述的示例性实施例。相反，这些示例性实施例被提供以便本公开是彻底的和完整的，并且向本领域的技术人员全面地传达本发明的范围。在附图中，相同的标号始终表示相同的部件。

图1是根据本发明示例性实施例的全差分AB类放大器的框图。参照图1，全差分AB类放大器100包括全差分AB类放大块110和共模反馈(CMFB)块120。

全差分AB类放大块110包括放大单元112和偏置控制单元114。放大单元112包括第一单端(电流镜型全差分)放大器A1和第二单端(电流镜型全差分)放大器A2。第一单端放大器A1放大输入到(+)输入端口的第一输入电压Vin+和输入到(-)输入端口的第二输入电压Vin-之间的差，并输出第一输出信号Vout+。第二单端放大器A2放大输入到(-)输入端口的第一输入电压Vin+和输入到(+)输入端口的第二输入电压Vin-之间的差，并输出作为关于第一输出信号Vout+的差分信号的第二输出信号Vout-。

偏置控制单元114控制第一单端放大器A1和第二单端放大器A2中的每一个的尾电流(tail current)。偏置控制单元114可通过控制尾电流来控制第一输出信号Vout+和/或第二输出信号Vout-的转换速率(slew rate)。

CMFB块120对全差分AB类放大块110的共模电压VR和参考电压Vref进行比较，并基于比较结果控制第一输出信号Vout+和第二输出信号Vout-。例如，当第一电阻器R1的电阻值和第二电阻器R2的电阻值相同时，共模电压VR可以是第一输出信号Vout+的电压和第二输出信号Vout-的电压的平均值。

当共模电压VR小于参考电压Vref时，比较器122的输出为低电平，并且PMOS晶体管P1和P2导通。当PMOS晶体管P1和P2导通时，第一输出信号Vout+和第二输出信号Vout-中的每一个的电压由于电源电压VDD和电流源ISS1和ISS2而增大。

图2是图1所示的放大单元112的示例性实施例的电路图。参照图2，放大单元112包括第一单端电流镜型全差分放大器A1和第二单端电流镜型全差分放大器A2。

第一单端电流镜型全差分放大器A1包括第一晶体管至第八晶体管(即M1、M2、M3、M4、M5、M6、M7和M8)、第一补偿电容器C1、第一电阻器Rz1和第一负载电容器CL1。第一单端电流镜型全差分放大器A1放大第一输入信号Vin+和第二输入信号Vin-之间的差，并输出第一输出信号Vout+。

第二单端电流镜型全差分放大器A2包括第九至第十六晶体管(即M9、M10、M11、M12、M13、M14、M15和M16)、第二补偿电容器C2、第二电阻器Rz2和第二负载电容器CL2。第二单端电流镜型全差分放大器A2放大第一输入信号Vin+和第二输入信号Vin-之间的差，并输出第二输出信号Vout-。

第一单端电流镜型全差分放大器A1的第一尾部(tail)T1和第二单端电流镜型全差分放大器A2的第二尾部T2彼此连接。第一输出信号Vout+和第二输出信号Vout-为差分信号。

第一单端电流镜型全差分放大器A1包括第一单端电流镜型差分放大单元(M1至M4)210和第一输出放大单元(M5至M8、C1、Rz1和CL1)220。第一输出放大单元220连接到第一单端电流镜型差分放大单元210的输出节点N1，并且可实现为输出第一输出信号Vout+的推挽型放大电路。

第二单端电流镜型全差分放大器A2包括第二单端电流镜型差分放大单元(M9至M12)230和第二输出放大单元(M13至M16、C2、Rz2和CL2)240。第二输出放大单元240连接到第二单端电流镜型差分放大单元230的输出节点N3，并且可实现为输出第二输出信号Vout-的推挽型放大电路。

因此，放大单元112可执行全差分AB类放大操作。图2的M1至M16指示第一至第十六晶体管，虽然在图2中没有显示，但是在M1至M16晶体管中的每一个的漏极和源极之间流动的电流称为第一电流至第十六电流(I1至I16)。第一输出放大单元220包括第五至第八晶体管(M5至M8)、第一补偿电容器C1、第一电阻器Rz1和第一负载电容器CL1。

第八晶体管M8连接在电源电压VDD线和放大单元112的输出节点N5之间，并包括连接到第一单端电流镜型差分放大单元210的输出节点N1的栅极。

第六晶体管M6连接在放大单元112的输出节点N5和地电压VSS线之间。第五晶体管M5连接在第七晶体管M7和地电压VSS线之间。通过第五晶体管M5和第六晶体管M6形成电流镜。流过第六晶体管M6的第六电流I6是通过对流过第五晶体管M5的第五电流I5做镜像获得的电流。

第七晶体管M7连接在电源电压VDD和第五晶体管M5之间，并包括连接到包括在第一单端电流镜型差分放大单元210中的电流镜晶体管M3和M4的栅极的栅极。补偿电容器C1和第一电阻器Rz1串联连接，并且连接在第一单端电流镜型差分放大单元210的输出节点N1和放大单元112的输出节点N5之间。

第二输出放大单元240与第一输出放大单元220具有相同的结构。如图2所示，晶体管M1、M2、M5、M6、M9、M10、M13和M14可以是NMOS晶体管，晶体管M3、M4、M7、M8、M11、M12、M15和M16可以是PMOS晶体管。

当第一输入信号Vin+为高电平且第二输入信号Vin-为低电平时，第一节点N1的电压和第四节点N4的电压减小，第二节点N2和第三节点N3的电压增大。第一节点N1和第二节点N2是第一单端电流镜型差分放大单元210的输出节点。第三节点N3和第四节点N4是第二单端电流镜型差分放大单元230的输出节点。第一单端电流镜型差分放大单元210的输出从第一节点N1输出，第二单端电流镜型差分放大单元230的输出从第三节点N3输出。

随着第一节点N1的电压减小，第八晶体管M8逐渐导通，从而第五节点的电压(即，第一输出信号Vout+的电压)逐渐增大。随着第二节点N2的电压增大，第七晶体管M7逐渐截止。因此，第五电流I5减小，并且通过对第五电流I5做镜像获得的第六电流I6也减小。

因此，尾电流(It＝Iss)在地电压VSS线和第七节点N7之间流动，其中，第一尾部T1和第二尾部T2连接到第七节点N7。另一方面，随着第三节点N3的电压逐渐增大，第十六晶体管M16逐渐截止，从而第六节点N6的电压(即，第二输出信号Vout-的电压)逐渐减小。

全差分AB类放大单元112的增益Av是通过将第一单端电流镜型差分放大单元210的增益Av1和第一输出放大单元220的增益Av2相乘获得的值。第一单端电流镜型差分放大单元210的增益Av1是通过将第一晶体管M1的跨导(例如，gm1)和第一合成电阻(synthetic resistance)值相乘获得的值。第一合成电阻值是通过并联合成第一晶体管M1的输出电阻ro1和第三晶体管M3的输出电阻ro3获得的电阻值(ro1×ro3/(ro1+ro3))。

第一输出放大单元220的增益Av2是通过将第五晶体管M5的跨导(例如，gm5)和第二合成电阻相乘获得的值。第二合成电阻值是通过并联合成第五晶体管M5的输出电阻ro5和第七晶体管M7的输出电阻ro7获得的电阻值(ro5×ro7(ro5+ro7))。因此，放大单元112可具有100dB以上的高增益。

第一输出信号Vout+的转换速率与尾电流Iss成正比，与第一输出放大单元220的第一电容器C1的电容量成反比。因此，在图2所示的电路中，当尾电流Iss恒定不变时，第一输出信号Vout+和第二输出信号Vout-的转换速率恒定不变。

图3是显示图2所示的放大单元112的AC增益的曲线图。图4是显示图2所示的放大单元112的AC增益的相位的曲线图。参照图3和图4，放大单元112对频率的AC增益可以为大约110dB的最大值，并且在大约1MHz的频率上变为0dB。此外，如图4所示，因为在1MHz处的AC增益的相位为大约-120°，所以可存在大约60°的相位裕度。

图5是根据本发明示例性实施例的全差分AB类放大块的电路图。参照图5，全差分AB类放大块110是这样的电路，在所述电路中，第一偏置控制单元114-1被添加到图2所示的放大单元112。

第一偏置控制单元114-1包括第十七晶体管M17和第十八晶体管M18。第十七晶体管M17连接在第七节点N7和地电压VSS线之间，并包括连接到第十三晶体管M13的栅极。第十八晶体管M18连接在第七节点N7和地电压VSS线之间，并包括连接到第五晶体管M5的栅极。

因为第十三晶体管M13和第十七晶体管M17组成如图5所示的电流镜，所以在第十七晶体管M17的漏极和源极之间流动的电流I17(未示出)是通过对第十三电流I13做A倍镜像获得的电流(A×I13)。在本示例性实施例中，A为正实数。

相似地，在第十八晶体管M18的漏极和源极之间流动的电流I18(未示出)是通过对第五电流I5做A倍镜像获得的电流(A×I5)。因此，在第七节点N7和地电压VSS线之间流动的尾电流It′是电流源的电流Iss和镜像电流(A×I13和A×I5)之和。

当第一输入信号Vin+为高电平且第二输入信号Vin-为低电平时，因为尾电流It′的量由于镜像电流(A×I13和A×I5)而大于图2的尾电流It的量，所以放大块110的输出信号Vout+和Vout-中的每一个的转换速率增大。

图5的全差分AB类放大块110通过使用两级放大器提供100dB以上的增益，由于简单的偏置电路可以以小的面积来实现，并且可以增大输出信号的转换速率。

图6是根据本发明示例性实施例的全差分AB类放大块的电路图。参照图6，全差分AB类放大块110是这样的电路，在所述电路中，由晶体管M19至M26形成的偏置控制单元114-2被添加到图2的放大单元112。M19至M26晶体管对应于第十九晶体管至第二十六晶体管。在第十九晶体管至第二十六晶体管中的每一个的源极和漏极之间流动的电流称为第十九电流至第二十六电流(I19至I26，未示出)。M19至M24晶体管可以是NMOS晶体管，而M25和M26晶体管可以是PMOS晶体管。

偏置控制单元114-2包括如图6所示连接的第十九晶体管至第二十六晶体管(M19至M26)。偏置控制单元114-2控制在地电压VSS和第七节点N7之间流动的尾电流It″的量。

尾电流It″在第七节点N7分流为第二十一电流I21(未示出)、第二十四电流I24(未示出)以及电流源的电流Iss。第二十一电流I21是通过对第二十电流I20做A倍镜像获得的电流，其中A是实数。第二十四电流I24是通过对第二十三电流I23做A倍镜像获得的电流。

第二十六电流I26在第八节点N8分流为第十九电流I19(未示出)和第二十电流I20(未示出)。第二十五电流I25在第九节点N9分流为第二十二电流I22(未示出)和第二十三电流I23(未示出)。因此，第二十电流I20是通过从第二十六电流I26减去第十九电流I19获得的电流(I20＝I26-I19)。第二十三电流I23是通过从第二十五电流I25减去第二十二电流I22获得的电流(I23＝I25-I22)。

当第一输入信号Vin+为高电平且第二输入信号Vin-为低电平时，第二十五晶体管M25逐渐截止并且第二十六晶体管M26逐渐导通。因此，第二十五电流I25(未示出)逐渐减小，而第二十六电流I26(未示出)逐渐增大。

因为第二十六电流I26大于第二十五电流I25(未示出)，所以尾电流It″不通过第二十四晶体管M24流到地电压VSS线。因此，尾电流It″在第十节点N10分流为电流源的电流Iss和第二十一电流I21，并且流到地电压VSS线。

当第一输入信号Vin+为高电平且第二输入信号Vin-为低电平时，因为第二十六电流I26小于第二十五电流I25，所以尾电流It″不通过第二十一晶体管M21流到地电压VSS线。因此，尾电流It″在第十节点N10分流为电流源的电流Iss和第二十四电流I24，并且流到地电压VSS线。

当差分输入信号Vin+和Vin-输入到图6的全差分AB类放大块110时，因为尾电流It″的量根据A的值变化，所以放大块110的输出信号Vout+和Vout-中的每一个的转换速率是可调的。例如，随着A的值增大，放大块110的输出信号Vout+和Vout-中的每一个的转换速率也通过增大而改善。

图7是显示输入到图6所示的全差分AB类放大块110的输入信号的曲线图，图8是显示对于各种A的值，图6所示的全差分AB类放大块110针对图7所示的输入信号的输出信号的转换速率的曲线图。

参照图7和图8，将看出随着A的值增大，全差分AB类放大块110的输出信号Vout+的转换速率也增大。

图9是图1所示的放大器100中使用的共模反馈(CMFB)块120的示例性实施例。参照图9，CMFB块120包括一对第一差分晶体管M1′和M2′、一对第二差分晶体管M5′和M6′、第一负载晶体管M3′、第二负载晶体管M4′、第一至第五偏置晶体管M7′、M8′、M9′、M10′和M11′、第一输出晶体管M12′以及第二输出晶体管M13′。

第一差分晶体管M1′和M2′中的每一个可以是NMOS晶体管。第一差分晶体管M1′和M2′的输出端口分别连接到第二差分晶体管M5′和M6′的输出端口。第一差分晶体管M1′和M2′放大来自图1所示的放大块110的第一输出信号Vout+和参考电压Vref之间的差。第二差分晶体管M5′和M6′放大来自图1所示的放大块110的第二输出信号Vout-和参考电压Vref之间的差。

第一负载晶体管M3′和第二负载晶体管M4′中的每一个可以是栅极和源极彼此连接的PMOS晶体管，并且连接在电源电压VDD线和第一差分晶体管M1′和M2′的输出端口中相应的一个之间。第一至第五偏置晶体管(M7′至M11′)中的每一个可以是NMOS晶体管。第一偏置晶体管M7′具有彼此连接的栅极和源极，并且连接在电源电压VDD线和地电压VSS线之间。

第二偏置晶体管M8′连接在第一差分晶体管M1′和M2′的尾部和地电压VSS线之间，并包括连接到第一偏置晶体管M7′的栅极的栅极。第三偏置晶体管M9′连接在第二差分晶体管M5′和M6′的尾部和地电压VSS线之间，并包括连接到第二偏置晶体管M8′的栅极的栅极。

第四偏置晶体管M10′连接在第五节点N5和地电压VSS线之间，并包括连接到第三偏置晶体管M9′的栅极的栅极。第五偏置晶体管M11′连接在第六节点N6和地电压VSS线之间，并包括连接到第四偏置晶体管M10′的栅极的栅极。

第一输出晶体管M12′和第二输出晶体管M13′中的每一个可以是PMOS晶体管。第一输出晶体管M12′连接在第五节点N5和电源电压VDD线之间，并包括连接到第一差分晶体管M1′和M2′的输出端口中的任意一个的栅极。第二输出晶体管M13′连接在第六节点N6和电源电压VDD线之间，并包括连接到第一输出晶体管M12′的栅极的栅极。

图1、图5和图6所示的每一个放大块110的输出信号Vout+和Vout-被供给到CMFB块120，作为晶体管M2′和M6′的输入。参考电压Vref是预定的共模电压。

当作为晶体管M2′和M6′的输入被供应的信号Vout+和Vout-中的每一个的电压大于参考电压Vref时，在第一输出晶体管M12′的源极和漏极之间流动的电流I12′和在第二输出晶体管M13′的源极和漏极之间流动的电流I13′都减小。因此，第五节点N5和第六节点N6中的每一个的电压减小。结果，CMFB块120保持图2、图5和图6的电路112和110中的每一个的输出共模电压恒定不变。

图10是图1所示的放大器100中使用的CMFB块的另一示例性实施例。参照图10，图10的CMFB块120包括电流镜型负载M14′和M15′，而非第一负载晶体管M3′和第二负载晶体管M4′。

包括图10的电流镜型负载M14′和M15′的差分放大单元的DC增益大于包括如图9所示的一对晶体管负载M3′和M4′的差分放大单元的DC增益。因此，与如图9所示的CMFB相比，图10的CMFB可产生更接近于参考电压Vref的输出共模电压。

如上所述，根据本发明示例性实施例的全差分放大器通过使用两级放大器占用较小面积，能够执行低压操作，并且能够提供高转换速率和高增益。

虽然已经参照本发明的示例性实施例具体显示和描述了本发明，但是本领域技术人员应该理解，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。