用于降低薄膜电阻器头部电阻率差异的薄膜电阻器头部结构和方法

摘要

本发明提供一种制作集成电路薄膜电阻器的方法，其包括：在衬底上方形成第一介电层(18B)；以及通过在所述第一介电层上形成虚设填充层(9A)且在所述第一虚设填充层上方形成第二介电层(18D)而提供用以降低其头部电阻率差异的结构。在所述第二介电层(18D)上形成薄膜电阻器(2)。在所述薄膜电阻器和所述第二介电层上形成第一层间介电层(21A)。在所述第一层间介电层上形成第一金属层(22A)，且所述第一金属层电接触所述薄膜电阻器的一部分。优选地，将所述第一虚设填充层形成为若干部分的重复图案，使得所述重复图案相对于所述薄膜电阻器(2)的多个边缘对称地对准。优选地，将所述第一虚设填充层形成为充分延伸而远远超过所述薄膜电阻器的末端，以确保只有可忽略量的由未对准引起的系统电阻误差。