本发明的低功率阵列乘法器背景

摘要

本发明提供一种阵列乘法器，其包含包括多个阵列元件的部分乘积阵列以及最终进位传播加法器。将小于所述部分乘积阵列的相应尺度的运算数朝向所述阵列的最高有效行或列移位，以降低用于计算所述运算数的乘积的阵列元件的数目。可通过切断到达所述阵列元件的功率或通过用前导零填补所述移位运算数来减少未使用的阵列元件中的切换活动。可通过在所述部分乘积阵列中具有绕过非实质阵列元件的旁路线且通过将部分总和及进位直接馈入到所述最终进位传播加法器来实现额外的功率节省。还可绕过所述进位传播加法器的元件以实现进一步的功率减小。