法律状态公告日
法律状态信息
法律状态
2012-11-21
未缴年费专利权终止 IPC(主分类):H01L21/822 授权公告日:20090325 终止日期:20110919 申请日:20060919
专利权的终止
2009-03-25
授权
授权
2008-05-21
实质审查的生效
实质审查的生效
2008-03-26
公开
公开
技术领域
本发明属于纳电子器件技术领域,尤其是一种单壁碳纳米管器件集成方法。
背景技术
以硅器件为基础的集成电路的发明和迅速发展造就了日新月异的信息时代,使人类社会的生产和生活发生了深刻的变革。随着集成度的不断增大,硅器件的尺寸即将进入其物理极限,寻找硅器件的替代者成为科学界和产业界共同关注的热点。目前,碳纳米管因其具有优异的电学和机械性能,最有希望替代硅,将人类社会带入“碳”时代。
碳纳米管电子学是近二十年来的研究热点,其发展分为几个阶段:首先,研究单根碳纳米管的输运性质;在此基础上构建基于碳纳米管的电子器件基元,如场效应晶体管和二极管;然后将得到的碳纳米管器件基元互联成为具有一定功能的逻辑电路;最后实现电路的集成化。前两个阶段的发展已经取得很大的进展,后两个阶段的研究正在展开。碳纳米管器件的实用化面临诸多挑战性的课题,如器件加工方法、碳纳米管结构、性质的可控性(管径、金属性、半导体性和手性角)、容错性器件结构设计、以及大量单元器件的集成方法等。建立一套高效可控的方法对碳纳米管能带进行调控,大量获得所需的各种器件单元并将器件单元高度集成是碳纳米管器件实用化的关键。
发明内容
本发明的目的是提供一种单壁碳纳米管器件集成技术,对超长单壁碳纳米管沿管轴方向进行分段的能带调控得到不同性能的器件单元,将器件单元进行互联成为高度集成的电路。
本发明的上述目的是通过如下的技术方案予以实现的:
一种单壁碳纳米管器件集成方法,其步骤包括:
(1)超长单壁碳纳米管阵列排布在异质基底上,通过异质基底调控每个单壁碳纳米管的能带结构;
(2)沿管轴方向将碳纳米管进行切割,形成n型纳米管段、p型纳
米管段、金属型纳米管段、以及p-n结等器件单元;
(3)根据电路设计,将所需的碳纳米管段与源、漏电极及栅极相连后,互联成为集成电路。
步骤1中,在SiO2/Si衬底上构建多个凸起和/或凹陷的微纳结构,形成异质基底,在衬底的一端采用微接触印刷法沉积催化剂,利用化学气相沉积方法生长超长单壁碳纳米管阵列,超长单壁碳纳米管阵列搭在在异质基底的微纳结构上。
步骤1中,在碳纳米管生长过程中施加一气流,气流的方向与微纳结构垂直。即碳纳米管从催化剂中长出之后在空中漂浮,气流的作用使得其生长方向与微纳结构垂直,气流停止后碳纳米管落在异质基底上并垂直搭在微纳结构上。利用气流定向作用生长得到的单壁碳纳米管阵列长度可达厘米级。
在SiO2/Si衬底上蒸镀金属、半导体或绝缘体的一种或多种,或通过微接触印刷技术沉积分子层,形成凸起微纳结构。
在SiO2/Si衬底上采用电子束刻蚀、反应离子刻蚀得到的凹槽,形成凹陷的微纳结构。
在SiO2/Si衬底上刻蚀得到的凹槽中可填充金属、半导体或绝缘体材料。
经过步骤2后,单壁碳纳米管能带结构沿管轴方向被异质基底调控。不同的基底材料与碳纳米管的相互作用不同,对碳纳米管能带的调制作用也会不同。从而在基底表面不同区域形成n型纳米管段、p型纳米管段、金属型纳米管段、以及p-n结等器件单元,这些器件单元可以构成实现各种逻辑功能的集成逻辑门电路。例如,由n-FET和p-FET可以构成互补MOS倒相器,这是标准CMOS电路最基本的单元。从这一基本单元出发可以得到简单的CMOS逻辑电路如“与非门”(NAND)、“或非门”(NOR),还可以得到复杂的逻辑电路如“或门”(OR)和“与门”(AND)。以这几种基本的逻辑电路为基础就可以进一步构建数字集成电路。
本发明的优点:
本发明利用异质基底对单根超长单壁碳纳米管沿管轴方向进行能带调控,可控的得到所需的器件单元。结合碳纳米管的剪切和互联可以实现碳纳米管器件的高度集成。利用这种工艺方法制备的碳纳米管逻辑电路的集成度取决于平行碳管的密度和轴向能带调控的空间分辨率。按管间距1μm、碳管能带调控长度100nm计算,集成度高达109/cm2。这一发明为碳纳米管在纳电子器件领域实用化提供了一条可行的途径。
附图说明
图1是本发明单壁碳纳米管器件集成方法流程的示意图;其中,图1(a)示意的是通过微纳加工技术制备得到的异质基底;图1(b)示意的是在图1(a)所示的异质基底上沉积催化剂并生长得到的超长定向的单壁碳纳米管阵列;图1(c)示意的是将单壁碳纳米管沿管轴方向切断;图1(d)示意的是将碳纳米管管段互联成为集成电路。
图中:1-二氧化硅衬底;2、3、4分别表示不同材料的微纳结构;5-催化剂层;6-超长定向单壁碳纳米管阵列;7-源电极;8-漏电极;9-栅电极;10-导线。
图2-a为通过单壁碳纳米管器件集成方法得到的碳纳米管互补MOS倒相器的示意图;
图2-b为与图2-a相对应的碳纳米管互补MOS倒相器的电原理图;图中:2-Pt条,宽度为100nm;3-A1条,宽度为100nm。
图3-a为通过单壁碳纳米管器件集成方法得到的碳纳米管CMOS“与门”逻辑电路的示意图3-b为与图3-a相对应的碳纳米管CMOS“与门”逻辑电路的电原理图。
图中:4-Pd条,宽度为50nm;3-Nb条,宽度为50nm。
具体实施方式
实施例1
(1)将表面热氧化300nm厚SiO2的硅片清洗干燥后,在其表面旋涂PMMA,通过电子束刻蚀(EBL)、反应离子刻蚀(RIE)刻蚀得到条形凹槽结构,凹槽的深度为80nm,宽度为100nm。然后通过电子束沉积(EBD)蒸镀80nm金属铂(Pt),剥离之后得到嵌入SiO2的Pt条。
(2)在步骤(1)得到的基底表面再次旋涂PMMA,通过电子束刻蚀(EBL)、反应离子刻蚀(RIE)得到条形凹槽结构,凹槽的深度为80nm,宽度为100nm。然后通过电子束沉积(EBD)蒸镀80nm金属铝(Al),剥离之后得到嵌入SiO2的Al条。Al条与Pt条平行,间距为500nm。
(3)在步骤(2)得到的基底的一端利用微接触印刷法沉积1×10-2mol·L-1的FeCl3溶液作为催化剂,置于CVD炉中,在950℃下,以乙醇作为碳源、Ar气作为载气生长超长单壁碳纳米管阵列,生长时间为20分钟,生长过程中施加一气流,气流的方向与Pt条垂直,即碳纳米管从催化剂中长出之后在空中漂浮,气流的作用使得其生长方向与Pt条垂直;气流停止后碳纳米管落在异质基底上并垂直搭在Pt条与Al条上。与Pt条接触的管段为p型,与Al条接触的管段为n型。
(4)将Pt条与Al条之间的碳纳米管切断。
(5)将两段管与栅极相联并互相联接形成互补MOS倒相器。图2a与图2b分别为得到的碳纳米管互补MOS倒相器的示意图与电原理图。
实施例2
(1)将表面热氧化500nm厚SiO2的硅片清洗干燥后,在其表面旋涂PMMA,通过电子束刻蚀(EBL)、反应离子刻蚀(RIE)得到条形凹槽结构,凹槽的深度为100nm,宽度为50nm。然后通过电子束沉积(EBD)蒸镀100nm金属钯(Pd),剥离之后得到嵌入SiO2的Pd条。
(2)在步骤(1)得到的基底表面再次旋涂PMMA,通过电子束刻蚀(EBL)、反应离子刻蚀(RIE)刻蚀得到条形凹槽结构,凹槽的深度为100nm,宽度为50nm。然后通过电子束沉积(EBD)蒸镀100nm金属铌(Nb),剥离之后得到嵌入SiO2的Nb条。Nb条与Pd条平行,间距为800nm。
(3)在步骤(2)得到的基底的一端利用微接触印刷法沉积5×10-3mol·L-1的FeCl3溶液作为催化剂,置于CVD炉中,在920℃下,以乙醇作为碳源、Ar气作为载气生长超长单壁碳纳米管阵列,生长时间为30分钟,生长过程中施加一气流,气流的方向与Pd条垂直,即碳纳米管从催化剂中长出之后在空中漂浮,气流的作用使得其生长方向与Pd条垂直;气流停止后碳纳米管落在异质基底上并垂直搭在Pd条与Nb条上。与Pd条接触的管段为p型,与Nb条接触的管段为n型。
(4)将Pd条与Nb条之间的碳纳米管切断。
(5)将两段管与栅极相联,并互相联接形成互补MOS倒相器。图3a与图3b分别为得到的碳纳米管CMOS“与门”逻辑电路示意图与电原理图。
综上所述,本发明公开了一种单壁碳纳米管器件集成方法。上面描述的应用场景和实施例,并非用于限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,可做各种的更动和润饰,因此本发明的保护范围视权利要求范围所界定。
机译: 金属单壁碳纳米管的破坏性如何,半导体单壁碳纳米管组件的制造方法,半导体单壁碳纳米管薄膜的制造方法,半导体单壁碳纳米管的破坏性方法,金属单壁碳纤维纳米管集合体的制造方法,金属单壁碳纳米管薄膜的制造方法以及碳纳米管FET电子器件的制造方法
机译: 混合型集成光学器件,用于混合型集成光学器件的硅光学平台,用于混合型集成光学器件的平面波导器件,混合型集成光学器件的制造方法以及光学器件
机译: 半导体集成电路器件的制造方法,半导体集成电路器件的制造装置,程序,半导体集成电路器件的自动放置指示方法以及半导体集成电路器件