具有原位嵌入的纳米层以改善机械性能的低k电介质CVD膜形成工艺

摘要

提供一种材料叠层(12)，该材料叠层(12)包含具有约1E－10米/秒或更大的断裂速度的一个或更多个膜(14)和在一个或更多个膜(14)内或与其直接接触的至少一个单层(16)，其中，至少一个单层(16)将材料叠层(12)的断裂速度降低到小于1E－10米/秒的值。一个或更多个膜(14)不限于低k电介质，而可包含诸如金属的材料。在优选的实施例中，提供具有约3.0或更小的有效介电常数k的低k电介质叠层(12)，其中，通过将至少一个纳米层(16)引入电介质叠层(12)中，叠层(12)的机械性能得到改善。在不明显增加叠层(12)内的膜的介电常数并且不需要使本发明的电介质叠层(12)经受任何后处理步骤的情况下，机械性能的改善得到实现。