复合故障机制的临界面积的确定方法

摘要

公开了一种基于独立和依存复合故障机制两者计算临界面积的方法。通过对复合机制中的各个简单故障机制产生由第三维z轴上的值代表在点x，y的各单一故障机制的临界缺陷尺寸的多边区域构成的图，计算该临界面积。为了识别相交的子区域，这些图被重叠并且各图的各个区域的平面(即，顶面)被投影到x，y面上。各子区域内的主导故障机制基于预定Boolean式的解被识别，并且，为了获得复合故障机制的总临界面积，所有的子区域的临界面积被累加。

说明书

技术领域

本发明的实施例一般涉及计算临界面积，特别是涉及计算复合故障机制(compound fault mechanism)的临界面积(critical area)。

背景技术

临界面积是用于确定电路布局对在制造过程中出现的随机缺陷的敏感度的度量。它是每点上的临界缺陷尺寸和缺陷密度函数的函数。具体而言，

$\mathrm{CriticalArea}={\∫}_{\mathrm{xy}}{\∫}_{\mathrm{CriticalDefectSize}(x,y)}^{\∞}\mathrm{DefectDensity}\left(r\right)\mathrm{drdxdy}$

DefectDensity函数是在芯片上出现特定尺寸r的随机缺陷的概率的度量。它与设计无关并由制造过程确定。CriticalDefectSize函数是会导致电气故障的以给定点(x，y)为中心的缺陷的最小尺寸。该函数与设计有关。临界面积可基于缺陷导致芯片中的电气故障的特定方式(即，基于由缺陷导致的故障机制的类型)被测量。示例性的简单的故障机制包含开路(即，导线破断)、短路、接触和通路阻塞。

当故障依赖于两种或更多种独立或依存故障的出现时，出现复合故障机制。包含两种或更多种独立故障的复合故障机制包含，例如，“开路以及接触(open with contact)”、“没有接触的开路”和“开路和接触”。“开路以及接触”是缺陷导致导线破断或通路阻塞的复合故障机制。“没有接触的开路”是缺陷导致导线破断而没有通路阻塞的复合故障机制。“开路和接触”是缺陷同时导致导线破断与通路阻塞的复合故障机制。一般可通过对简单的故障机制使用与、或和非关系算子构成这些复合故障机制。依赖于两种或更多种依存故障的出现的复合故障机制包含，例如，诸如“双重短路”的n级(n-level)故障机制。“双重短路”是缺陷必须在两个不同设计水平上接触两个电气上截然不同的特征才能导致失效的故障机制。

基于Voronoi的技术已被用于基于设计计算简单的缺陷机制的临界面积(例如，如在2000年3月28日授权给Papadopoulou等的美国专利No.6044208、在2001年1月23日授权给Papadopoulou等的美国专利No.6178539、在2001年6月19日授权给Papadopoulou等的美国专利No.6247853、在2001年11月13日授权给Papadopoulou等的美国专利No.6317859所述，在此包含这些美国专利作为参考)。基于Voronoi的技术还被用于计算包含独立故障机制的复合故障机制(例如，如Allen等的美国专利申请公开No.2005/0240839所述，在此也包含该专利作为参考)。但是，用于计算包含独立故障机制的复合故障机制的基于Voronoi的技术相当复杂。另外，由于这些故障机制一般不能仅通过使用Boolean(布尔)关系表达为其它已知的简单的故障机制的构成，因此这些现有技术不能被用于基于诸如双重短路故障机制的n级故障机制计算临界面积。

因此，为了改进成品率预测，在本领域中需要一种改进的基于Voronoi的技术，不管复合故障机制是独立的还是依存，该基于Voronoi的技术都可以更有效地计算和检测其总临界面积。

发明内容

鉴于上述情况，这里公开计算和检测复合故障机制的总临界面积以改进集成电路设计的成品率预测的改进的基于Voronoi的方法的实施例。

本发明的实施例包括提供集成电路的设计(即，电路布局)，该设计固有地包含可根据其确定包含复合故障机制的故障机制的临界面积的信息。与本发明的本实施例相关的复合故障机制可包含独立的多个简单的故障机制(例如，短路、开路、接触、通路阻塞等)。

可产生多个图以代表复合故障机制中的简单的故障机制(即，一个图与在复合故障机制内包含的各个简单故障机制对应)，并且这些图中的每一个可被分成多个区域。例如，可产生与各个简单故障机制对应的Voronoi图，使得图内的各个区域包含具有代表临界缺陷尺寸的第三维z轴的多边形。

为了识别代表这些图的区域之间的交集的子区域，这些图一旦产生就可被重叠。

基于在给定子区域中相交的各图的多边区域内的z轴值，该给定子区域的主导(dominant)故障机制可从在该子区域内映射的各故障机制之中被确定。特别地，各子区域的主导故障机制可基于要在故障机制之中应用的预定关系算子(例如，要在第一和第二故障机制之间应用的与(AND)、或(OR)或者非(NOT)关系算子)被确定。

例如，如果关系算子包含或，那么主导故障机制可包含与各子区域内的各区域中的沿z轴最低的一个对应的该故障机制。作为替代方案，如果关系算子包含与，那么主导故障机制可包含与各子区域内的各区域中的沿z轴最高的一个对应的该故障机制。

各子区域的主导故障机制一旦被确定就可然后被用于确定与各子区域相关的临界面积，并且，为了计算复合故障机制的总临界面积，各子区域的临界面积可被累加。

该方法的另一实施例还包括提供集成电路的设计(即，电路布局)，该设计固有地包含可根据其确定包含复合故障机制的多个故障机制的临界面积的信息。与本发明的本实施例相关的复合故障机制可包含依赖于缺陷条件的短路、开路、通路阻塞和/或接触。

如同上述实施例那样，对于在复合故障机制内包含的简单故障机制中的每一个，可产生单独的图。各个图可被分为多个区域(例如，包含多个第一区域并代表第一故障机制的第一图、包含多个第二区域并代表第二故障机制的第二图，等等)。例如，可产生与简单故障机制中的每一个对应的Voronoi图，使得各图内的各个区域包含具有代表临界缺陷尺寸的第三维z轴的多边形。

为了标识代表各图的区域之间的交集的子区域，这些图一旦产生就可被重叠。

然后，基于在给定子区域中相交的各图的多边区域内的z轴值以及在电路布局中包含的附加设计信息(例如，关于在各故障机制中涉及的缺陷是否在相同或不同级别上与相同网络或不同网络接触的信息)，可从在该子区域内映射的各故障机制中确定该给定子区域的主导故障机制。

即，为了确定给定子区域中的主导故障机制，基于在电路设计中包含的信息确定条件(conditional)。基于这些条件，要在故障机制之间应用的至少一个关系算子被确定，并且该关系算子被用于确定主导故障机制。

具体而言，缺陷条件(例如，缺陷是否接触相同或不同网络上的形状)被确定，并且产生替代条件式(例如，Boolean式)以指示给定子区域内的沿z轴的相交区域中的哪一个应与主导故障机制对应。

替代式中的一个的施加依赖于以前识别的缺陷条件。

各子区域的主导故障机制一旦被确定就可然后被用于确定与各子区域相关的临界面积，并且，为了计算复合故障机制的总临界面积，各子区域的临界面积可被累加。

在本实施例中，双重短路可被认为依存复合故障机制。双重短路故障机制中的简单故障机制可被识别为两个不同级别上的接触和两个不同级别上的短路(例如，第一级接触、第二级接触、第一级短路和第二级短路)。

产生多个图的过程可包含产生与第一级接触对应并包含多个第一区域的第一图、与第二级接触对应并包含多个第二区域的第二图、与第一级短路对应并包含多个第三区域的第三图和与第二级短路对应并包含多个第四区域的第四图。

可以根据第一级接触和第二级接触机制识别缺陷是接触相同的网络还是接触不同的网络的条件(即，缺陷条件)。

然后可以形成第一替代式，该第一替代式规定，如果根据第一级接触和第二级接触机制缺陷接触不同的网络，那么具有该性能的任何给定子区域内的主导故障机制将是与给定子区域中的第一区域和第二区域中的沿z轴较高的一个对应的故障机制。可以形成第二替代式，该第二替代式规定，如果根据第一级接触和第二级接触机制缺陷接触相同的网络，那么任何给定子区域的主导故障机制包含与以下两者中较低的一个对应的故障机制：给定子区域中的第一区域和第四区域中的沿z轴较高的一个；和给定子区域中的第二区域和第三区域中的沿z轴较高的一个。

各子区域的双重短路临界面积可被累积以确定电路布局的总的双重短路临界面积。如上述的实施例那样，该双重短路临界面积可然后被用作包含独立的简单故障机制的复合故障机制的总临界面积的计算过程的构成块。

当结合以下说明和附图考虑时，本发明的实施例的这些和其它方面将会更好地被认识和理解。但是，应当理解，指示本发明的优选实施例及其大量的特定细节的以下说明是为了解释而非限制。在不背离本发明的精神的条件下，可以对其实施例的范围进行修改和变更，并且本发明的实施例包含所有的这些变更方式。

附图说明

参照附图阅读以下的详细说明，可以更好地理解本发明的实施例，在这些附图中，

图1是示出本发明的方法的实施例的流程图；

图2是示出示例性的三维Voronoi图的示意图；

图3是示出三维Voronoi图300的顶视图的示意图；

图4是示出另一三维Voronoi图400的顶视图的示意图；

图5是示出图3和图4的覆盖图500的顶视图的示意图；

图6是示出本发明的方法的另一实施例的流程图；

图7是示出本发明的硬件实施例的示意图。

具体实施方式

参照在附图中示出并在下面的说明书中详述的非限制性实施例更全面解释本发明的实施例及其各个特征和有利的细节。应当注意，在附图中示出的特征不必按比例绘制。对公知的部件和处理技术的说明被忽略，以避免不必要地混淆本发明的实施例。这里使用的例子意图仅仅在于便于对可实践本发明的实施例的方式的理解，并进一步使得本领域技术人员能够实践本发明的实施例。因此，这些例子不应被解释为限制本发明的实施例的范围。

如上所述，临界面积是用于确定电路布局对在制造过程中出现的随机缺陷的敏感度的度量。它是每点上的临界缺陷尺寸和缺陷密度函数的函数。具体而言，

$\mathrm{CriticalArea}={\∫}_{\mathrm{xy}}{\∫}_{\mathrm{CriticalDefectSize}(x,y)}^{\∞}\mathrm{DefectDensity}\left(r\right)\mathrm{drdxdy}$

DefectDensity函数是在芯片上出现特定尺寸r的随机缺陷的概率的度量。它与设计无关并由制造过程确定。CriticalDefectSize函数是会导致电气故障的以给定点(x，y)为中心的缺陷的最小尺寸。该函数与设计有关。临界面积可基于缺陷导致芯片中的电气故障的特定方式(即，基于由缺陷导致的故障机制的类型)被测量。示例性的简单的故障机制包含开路(即，导线破断)、短路、接触和通路阻塞。具体而言，如上面引用的Allen等的美国专利申请公开No.2005/0240839所述，简单的故障机制包含以下的故障类型：(1)当缺陷(例如，粒子)接触导电特征(feature)时出现的“接触”型故障；(2)当缺陷导致两个不同网络之间短路的“短路”型故障；(3)当在导线中存在破断时出现的“开路”型故障；和(4)当缺陷阻塞通路或接点时出现的“通路阻塞”型故障。

当故障依赖于两种或更多种独立或依存故障的出现时，出现复合故障机制。包含两种或更多种独立故障的复合故障机制包含，例如，“开路以及接触”、“没有接触的开路”和“开路和接触”。“开路以及接触”是缺陷导致导线破断或通路阻塞的复合故障机制。“没有接触的开路”是缺陷导致导线破断而没有通路阻塞的复合故障机制。“开路和接触”是缺陷同时导致导线破断与通路阻塞的复合故障机制。一般可通过对简单的故障机制使用与、或和非关系算子构成这些复合故障机制。包含两种或更多种依存故障的复合故障机制包含，例如，n级故障机制。例如，“双重短路”可被认为依存复合故障机制。“双重短路”是缺陷必须在两个不同设计水平上接触两个电气上截然不同的特征才能导致失效的故障机制。

基于Voronoi的技术已被用于在给定电路设计的情况下计算简单的缺陷机制的临界面积。基于Voronoi的技术还被用于计算包含独立的故障机制的复合故障机制。但是，用于计算包含独立故障机制的复合故障机制的基于Voronoi的技术相当复杂。另外，由于这些故障机制不能仅通过使用Boolean关系表达为其它已知的简单的故障机制的构成，因此这些现有技术不能被用于基于诸如双重短路故障机制的n级故障机制计算临界面积。因此，为了改进成品率预测，在本领域中需要一种更有效地基于独立和依存复合故障机制计算和检测总临界面积的改进的基于Voronoi的技术。

因此，这里公开了复合故障机制的总临界面积以改进成品率预测的计算和检测方法的实施例。该方法的实施例可被用于基于独立(A或B或C)和依存(IF CONDITION(如果条件)，那么为A，否则为B)复合故障机制计算总临界面积。通过对复合机制中的各个简单的故障机制(例如，A、B、C)产生临界缺陷尺寸图(例如，Voronoi图，这里，各图由多边区域构成，并且各个多边区域具有平面(即，平的顶面)，并具有各个值代表在点x，y的各个单一故障机制的临界缺陷尺寸的第三维z轴)，计算该总临界面积。为了识别相交的子区域，这些图被重叠，并且各个图的各个区域的平面被投影到x，y面上。为了获得复合故障机制的总临界面积，各个子区域内的主导故障机制基于预定的Boolean式的解(answer)被识别并且所有子区域的临界面积被累加(accumulate)。

具体而言，参照图1，该方法的实施例包括提供集成电路的设计(即，电路布局)(101)，该设计固有地包含可根据其确定包含复合故障机制的多个故障机制的临界面积的信息。本实施例特别涉及包含独立的多个简单的故障机制(例如，如上所述的短路、开路、接触、通路阻塞等)的复合故障机制。为了进行解释，这里关于复合故障机制内的两个简单故障机制说明本实施例。但其它复合故障机制可望包含多于两个的简单故障机制。

然后可产生临界缺陷尺寸图以代表选择的复合故障机制中的各个简单的故障机制(即，用于选择的复合故障机制中的多个故障机制中的每一个的一个相应的图)(102～104)。特别地，各个图将布局中的所有点绘制为临界缺陷尺寸，并且被分为具有平面(即，平的顶面)的区域(106)。具体而言，各个图可包含Voronoi型图或由平面构成的任何其它适当的“临界缺陷尺寸图”。

例如，参照图2，可通过使用常规的映射技术产生示例性的Voronoi图200。各个图可包含多个多边区域210a-f。各个多边区域可具有第三维z轴和平面(即，平的顶面)。各个多边区域的面可被定位在z轴240上。z轴240值可代表在点x，y的相应故障机制的临界缺陷尺寸(108)。因此，可产生第一故障机制的第一图300，使得它被分为第一区域310a-f(参见图3的Voronoi图300的顶视图)，并且可产生第二故障机制的第二图400，使得它被分为第二区域410a-g(参见图4的Voronoi图400的顶视图)，等等。

一旦产生，这些图(例如，第一图300、第二图400等)就可被重叠(110，参见图5的重叠图500的顶视图)，使得集成的Voronoi图300、400等的面被投影到x，y面上(即，使得多边区域被拉平)。可通过使用公知的多边形或扫线(sweepline)技术执行这种重叠。然后，标识代表各个图的不同区域的面之间的交集(例如，第一图300的第一区域310a-f、第二图400的第二区域410a-g等的面之间的交集)的子区域520a-n(112)。例如，子区域520a代表图3的第一图300的第一区域310a的面和图4的第二图400的第二区域410a的面的交集。

基于其面在给定的子区域(例如，520a)中相交的多个区域(例如，310a、410a)内的z轴值，可以通过确定Bollean式的解从映射的各种故障机制之中(例如，从第一故障机制和第二故障机制之中)确定该给定子区域520a的主导故障机制(114)。特别地，要在各故障机制之中应用的关系算子是预定的(例如，要在第一和第二故障机制之间应用的与(AND)、或(OR)或者非(NOT)关系算子)(116)。各子区域中的主导故障机制可然后基于关系算子被确定。

例如，对于故障机制A(即，第一故障机制)和B(即，第二故障机制)，以下关系适用：

CriticalArea(Region(A OR B))＝CriticalArea(Min(Region(A)，Region(B)))＝Max(CriticalArea(Region(A))，CriticalArea(Region(B)))

CriticalArea(Region(A AND B))＝CriticalArea(Max(Region(A)，Region(B)))＝Min(CriticalArea(Region(A))，CriticalArea(Region(B)))

CriticalArea(Region(NOT A))＝2DRegionArea-CriticalArea(Region(A))

因此，如果关系算子包含或，那么，给定子区域的主导故障机制可包含与该子区域内的相交区域中的沿z轴最低的一个对应的该故障机制(118)。作为替代方案，如果关系算子包含与，那么，给定子区域的主导故障机制可包含与该给定子区域内的相交区域中的沿z轴最高的一个对应的该故障机制(120)。

为了确定与各子区域相关的临界面积，各子区域的主导故障机制一旦被确定就可然后被使用(例如，代入上面引用的Allen等的公开No.2005/0240839示出的公式中)。为了计算复合故障机制的总临界面积(122)并由此确定芯片的失效概率值(即，预测成品率)，各子区域的临界面积可被累加。

参照图6，该方法的另一实施例也包括提供集成电路的设计(即，电路布局)(601)，该设计固有地包含可根据其确定包含复合故障机制的多个故障机制的临界面积的信息。本实施例特别涉及包含依存于识别的缺陷条件的多个简单的故障机制(例如，如上所述的短路、开路、接触、通路阻塞等)的复合故障机制。

然后可产生临界缺陷尺寸图以代表选择的复合故障机制中的各个简单的故障机制(即，用于选择的复合故障机制中的多个故障机制中的每一个的一个相应的图)(602～604)。特别地，各个图将布局中的所有点绘制为临界缺陷尺寸，并且被分为多个区域，这里，每个区域具有代表临界缺陷尺寸的第三维z轴(608)和平面(即，平的顶面)(607)。具体而言，各个图可包含Voronoi型图或由平面构成的任何其它适当的“临界缺陷尺寸图”。

例如，参照图2，可通过使用常规的映射技术产生示例性的Voronoi图200。各个图可包含多个多边区域210a-f，这里各个多边区域具有第三维z轴(608)并具有平面(即，平的顶面)(607)。各个平面可在z轴240上具有代表在点x，y的相应故障机制的临界缺陷尺寸的位置(608)。因此，可产生第一故障机制的第一图300，使得它被分为第一区域310a-f(参见图3的Voronoi图300的顶视图)，并且可产生第二故障机制的第二图400，使得它被分为第二区域410a-g(参见图4的Voronoi图400的顶视图)，等等。

为了识别代表各图的区域之间的交集(例如，第一图的第一区域和第二图的第二区域之间的交集)的子区域，这些图一旦产生就可被重叠(609～610)。可以以与上面关于图1的过程110说明的方式相同的方式实现该重叠过程。

然后，基于在给定子区域中相交的各图的多边区域内的z轴值以及在电路布局中包含的附加设计信息(例如，关于在各故障机制中涉及的缺陷是否在相同或不同级别上与相同网络或不同网络接触的信息)，可从在该子区域内映射的各故障机制中确定该子区域的主导故障机制(612)。

即，为了确定给定子区域中的主导故障机制，基于在电路设计中包含的信息确定条件(conditional)(例如，缺陷接触相同网络还是不同网络上的形状(shapes)？缺陷接触相同级别还是不同级别上的形状？等等)(613)。基于这些条件，要在故障机制中应用的至少一个关系算子被确定(614)，并且该至少一个关系算子被用于确定主导故障机制(615)。

具体而言，可在过程613中标识(例如，缺陷接触相同网络还是不同网络上的形状？)缺陷条件(即，条件)。然后，为了指示给定子区域内的沿z轴的相交区域中的哪一个应与主导故障机制对应(615)，可以基于这些条件产生(614)替代式(alternate formulas)(即，替代Boolean式)。

例如，可以形成至少包含简单故障机制中的两个或更多个之间的一个第一关系算子的第一式，同时可以形成至少包含简单故障机制中的两个或更多个之间的一个第二关系算子的替代第二式。可以依赖于以前标识的缺陷条件(例如，可以依赖于缺陷是接触相同网络上的形状还是接触不同网络上的形状)对替代式中的一个应用另一个(例如，相对于第二式应用第一式)以确定主导故障机制(在过程612中)。

各子区域的主导故障机制一旦被确定就可然后被用于确定与各子区域相关的临界面积，并且，为了计算依存故障复合故障机制的总临界面积，各子区域的临界面积可被累加(622)。

为了确定上述的双重短路故障机制的临界面积，双重短路可被认作依存复合故障机制。例如，双重短路故障机制中的四个简单故障机制可被识别为两个不同级别上的接触和两个不同级别上的短路(例如，第一级接触、第二级接触、第一级短路和第二级短路)。产生图的过程604可包含产生与第一级接触对应并包含多个第一区域的第一图、与第二级接触对应并包含多个第二区域的第二图、与第一级短路对应并包含多个第三区域的第三图和与第二级短路对应并包含多个第四区域的第四图。

根据第一级接触和第二级接触机制，可以识别(在过程613中)双重短路故障机制的临界面积所依赖的缺陷条件(即，条件)，比如缺陷是接触相同的网络还是接触不同的网络。

然后，可以基于受双重短路故障机制影响的不同级别A和B的接触和短路故障，在过程614中形成以下替代式：

DoubleShorts(A，B)＝IF(Touch(A) is on different net thanTouch(B))

THEN(Touch(A)AND Touch(B))

ELSE((Touch(A)AND Shorts(B))OR(Touch(B)AND Shorts(A))

即，第一替代式规定，如果根据第一级接触和第二级接触机制缺陷接触不同的网络，那么具有该性能的任何给定子区域内的主导故障机制将是与给定子区域中的第一区域和第二区域中的沿z轴较高的一个对应的故障机制(即，Touch(A)AND Touch(B))。第二替代式规定，如果根据第一级接触和第二级接触机制缺陷接触相同的网络，那么任何给定子区域的主导故障机制包含与以下两者中较低的一个对应的故障机制：给定子区域中的第一区域和第四区域中的沿z轴较高的一个；和给定子区域中的第二区域和第三区域中的沿z轴较高的一个(即，(Touch(A)AND Shorts(B))OR(Touch(B)AND Shorts(A))。这些替代式可然后被应用(如上面关于过程116～120说明的那样)以确定主导故障机制。即，如果关系算子包含或，那么，给定子区域的主导故障机制可包含与该子区域内的相交区域中的沿z轴最低的一个对应的故障机制。作为替代方案，如果关系算子包含与，那么，给定子区域的主导故障机制可包含与该给定子区域内的相交区域中的沿z轴最高的一个对应的故障机制。

各子区域的主导故障机制一旦被确定就可然后被用于确定与各子区域相关的双重短路的临界面积，为了计算复合故障机制(例如，双重短路故障机制)的总的双重临界面积，这些临界面积可被累加(622)。可以以与上面关于图1的过程122说明的方式相同的方式实现该计算过程。

并且，一旦双重短路故障机制中的各子区域的主导故障机制被确定，那么该信息就可被用作独立复合故障机制模式(schema)中的构成块以限定故障机制的整个新空间(例如，n级短路，这里，当缺陷接触不完全处于相同网络上的N个不同级别上的N个形状时它导致电气故障)(624)。

本发明的实施例可采取完全为硬件的实施例、完全为软件的实施例或包含硬件和软件要素这两者的实施例。在优选的实施例中，本发明以包含但不限于固件、常驻软件、微代码等的软件被实现。

并且，本发明的实施例可采取可从计算机可用或计算机可读媒介访问的计算机程序产品的形式，该计算机可用或计算机可读媒介提供供计算机或任何指令执行系统使用或与其相关的程序代码。对于本说明书，计算机可用或计算机可读媒介可以是可包含、存储、传达、传播或传输供指令执行系统、装置或设备使用或与其相关的程序的任何装置。媒介可以是电子、磁、光、电磁、红外或半导体系统(或装置或设备)或传播媒介。计算可读介质的例子包含半导体或固态存储器、磁带、可去除计算机盘、随机访问存储器(RAM)、只读存储器(ROM)、刚性磁盘和光盘。当前的光盘的例子包含紧致盘-只读存储器(CD-ROM)、紧致盘-读/写(CD-R/W)和DVD。

适于存储和/或执行程序代码的数据处理系统包含通过系统总线与存储元件直接或间接耦合的至少一个处理器。存储元件可包含在程序代码的实际执行中使用的本地存储器、大容量存储器和为了减少必须在执行过程中从大容量存储器检索代码的次数提供至少一些程序代码的临时存储的高速缓冲存储器。

输入/输出(I/O)设备(包含但不限于键盘、显示器、指示设备等)可直接或通过居间的I/O控制器与系统耦合。网络适配器也可与系统耦合，以使得数据处理系统能够通过居间的专用网或公众网与其它数据处理系统或远程打印机或存储设备耦合。调制解调器、电缆调制解调器和以太网卡只是当前可用的类型的一些网络适配器。

在图7中示出用于实践本发明的实施例的代表性的硬件环境。该示意图示出根据本发明的实施例的信息处理/计算机系统的硬件配置。该系统包括至少一个处理器或中央处理单元(CPU)10。CPU10通过系统总线12与诸如随机访问存储器(RAM)14、只读存储器(ROM)16和输入/输出(I/O)适配器18的各个设备互连。I/O适配器18可与诸如盘单元11和磁带驱动器13的外围设备或系统可读的其它程序存储设备连接。系统可读取程序存储设备上的本发明的指令，并按照这些指令执行本发明的实施例的方法。该系统还包括将键盘15、鼠标17、扬声器24、麦克风22和/或诸如触摸屏设备(未示出)的其它用户接口设备连接到总线12上以收集用户输入的用户接口适配器19。另外，例如，通信适配器20将总线12连接到数据处理网络25上，并且显示适配器21将总线12连接到可体现为诸如监视器、打印机或发射机的显示设备23上。

为了产生某些设计区域内的特定解并累加这些解以确定设计的总临界面积，上述的方法的实施例使用Boolean式说明复合故障机制。由于这些实施例从物理设计传播数据以产生更精确的成品率概率(yield probability)值，因此它们优于现有技术，并且，由于现有技术方法需要对于复合故障的所有可能组合而不是仅仅对于各个单一故障机制产生附加的Voronoi图，因此这些实施例使用更少的处理步骤。另外，本发明的实施例一般更易于实现并且可能比现有技术方法更快。并且，本发明的实施例不需要构建Voronoi图本身，而可以使用任何类型的由平面构成的“临界缺陷尺寸图”。

因此，不管简单故障机制是独立的还是依存(即，涉及对与缺陷有关的属性(例如，网络)的条件)，上述的方法的实施例都允许为了改进成品率预测对任何复合故障机制计算总临界面积。通过对复合机制中的各个简单故障机制产生由z轴值代表在点x，y的各单一故障机制的临界缺陷尺寸的三维多边区域构成的临界缺陷尺寸，计算该临界面积。为了识别相交的子区域，这些图被重叠并且各图的各个区域的平面被投影到x，y面上。各子区域内的主导故障机制基于预定Boolean式的解被识别，并且，为了获得复合故障机制的总临界面积，所有的子区域的临界面积被累加。

以上对特定实施例的说明充分揭示本发明的一般特征，使得其它人可以在不背离一般概念的情况下通过应用当前的知识很容易地对各种应用变更和/或调整这些特定实施例，因此这种调整和变更方式应当并且意图在于被理解为在公开的实施例的等同的含意和范围内。应当理解，这里使用的措词或术语是为了说明而非限制。因此，本领域技术人员将认识到，可以在所附的权利要求的精神和范围内用变更方式实践本发明的实施例。