标准组件集成电路的布局架构及其形成方法以及数字系统

摘要

本发明为一种标准组件集成电路的布局架构及其形成方法以及数字系统。该布局架构包含一基底，多个第一电源线设于基底之上，每一第一电源线耦接到一电源，相邻的两条第一电源线耦接到二个电源。一填空电容设于至少三个相邻的第一电源线下，且耦接到第一与第二电源。填空电容具有第一与第二MOS电容。第一MOS电容形成有一第一栅，第一栅与一第一主动区中的一第一基体相重叠，第一栅耦接到第一电源，第一基体耦接到第二电源。第二MOS电容形成有一第二栅，第二栅与一第二主动区中的一第二基体相重叠，第二栅耦接到第二电源，第二基体耦接到第一电源。至少三个相邻的第一电源线中的一中间第一电源线至少横跨过第一主动区与第二主动区其中之一。