光重构型门阵列的写入状态检查方法与写入状态检查装置以及光重构型门阵列

摘要

提供不需要ORGA的逻辑电路内部的写入状态检查专用电路的写入状态检查技术。将ORGA内的逻辑电路结构照射到检查对象光重构位元件上的光信号从ON转换到了OFF时，作为至少一个逻辑电平或输出阻抗构变化的逻辑结构上构成的光信号图案，将照射到检查对象光重构位元件上的光信号为ON或OFF的第一、第二光信号图案对逻辑电路依次照射而输入。与此同时，通过连接在各个逻辑输出端子上的、检测该输出端子的逻辑电平是H电平、L电平或高阻抗中的哪一种状态的输出状态检测电路，检测各个输出状态。通过将所检测出的状态与所输入的光信号图案的正常的输出状态进行比较，对各光重构位元件判断由光信号产生的信息写入状态是否合格。

说明书

技术领域

[0001]

本发明涉及在光重构型门阵列中的，用光信号进行逻辑电路结构信息的写入时的信息写入状态的检查技术。

背景技术

[0002]

近年来，作为通过电输入逻辑结构，可根据目的而重构电路的逻辑结构的逻辑装置，广泛使用着现场可编程门阵列(FieldProgrammable Gate Array：以下称为FPGA」)。但是，由于FPGA存储电路结构信息的存储器、和可重构的门阵列VLSI(超大规模集成电路)由金属线连接的结构，对缩短可重构电路的逻辑结构的可重构时间来说是有限度的。

[0003]

因此，近年来，作为极大缩短电路的逻辑结构的重构时间的技术，开展了光重构型门阵列(Optically Reconfigurable Gate Array：ORGA)的研究、开发(例如，参照专利文献1～4、非专利文献1～4)。光重构型门阵列是这样一种装置，即，具有将电路的逻辑结构的情况作为光信号图案输出的光学部，和按照上述光信号图案进行电路的逻辑结构的结构的VLSI部的二个部分，用来自光学部的光信号图案并行性地执行VLSI部的逻辑结构的重构。通常，在光学部，作为存储逻辑电路结构信息的光学存储器，使用全息图存储器那样的可换媒体，使其可以自如地地变更电路结构信息。

[0004]

这些光重构型门阵列中，在搭载了作为VLSI部的逻辑电路的芯片(逻辑电路芯片)内的电路的各处，设置光重构位元件，将包含逻辑电路结构信息的光信号图案变换成电信号。所输入的逻辑电路结构信息被保持在电路内。而且，通过进行按照逻辑电路结构信息的电路连接转换，进行逻辑电路的重构。

[0005]

这样，在光重构型门阵列中，光学部和VLSI部(逻辑电路芯片)作为独立部分来构成。因而，由于光照射的位置偏移或聚焦偏移等种种原因，发生将逻辑电路结构信息写入到VLSI部时的写入错误。这样的写入错误引起VLSI部的异常动作。因而，在光重构型门阵列中，事前必须检查VLSI部的信息写入状态。

[0006]

因此，在现在的光重构型门阵列中，在VLSI部的逻辑电路的内部，插入检查各光重构位元件的写入状态的专用电路(以下称为？写入状态检查电路」)。通常，写入状态检查电路由以下部件构成，即：对应于各光重构位元件，用以读出被写入信号的逻辑电平的1～3个读出用晶体管；用以将由读出用晶体管读出的逻辑电平向外部引出的布线；以及用以选择进行检查的光重构位元件的译码器电路。

[0007]

执行写入状态的检查时，首先，用译码器电路选择检查对象的光重构位元件。而且，用读出用晶体管，读出由该光重构位元件所写入的1位的电路结构信息的逻辑电平，通过与正常的写入值比较，进行是否被正常写入的检查。就全部的光重构位元件重复进行这个检查。如果全部的光重构位元件的写入状态是正常的，则结束检查。这样的检查在光学部的光学存储器最初设定之后，仅执行1次。在正常设定光学存储器与逻辑电路芯片的物理位置关系后，不需要写入状态检查电路。

专利文献1：特开2002-353317号公报

专利文献2：美国专利第5959747号说明书

专利文献3：美国专利第6057703号说明书

专利文献4：美国专利第6072608号说明书

非专利文献：J.Mumbru，G..Panotopoulos，D.psaltis，X..An，F.Mok，S.Ay，S.Barna，and E.Fossum，“Optically programmable GateArray”，Proc.SPIE of Optics in Computing 2000，The InternationalSociety for Optical Engineering，May 2000，Vol.4089，pp.763-771

非专利文献2：J.Mumbru，G..Zhou，X..An，W.Liu，G.Panotopoulos，F.Mok，and S.Psaltis，“Optical  memory forcomputing and information processing”，Proc.SPIE on Algorithms，Devices，and Systems for Optical Information Processing III，TheIntermational Society for Optical Engineering，July 1999，Vol.3804，pp.14-24

非专利文献3：J.Mumbru，G.panotopoulos，D.Psaltis，X.An，G.Zhou，F.Mok，“Optieally Reconfigurable Gate Array”，Proceedingsof the 29th Applied Imagey Pattem Recognition Workshop(AIPR’00)，IEEE Compurer Society，October 16-18，2000，pp.84

非专利文献4：Jose Mumbru，George Panotopoulos，ArrigoBenedetti，Demetri Psaltis，Pietro Perona，”Optically ProgrammableFPGA Systems”，[online]，2001年12月13日，California Instute ofTechnology Division of Engineering and Applied Scienee，[平成15年7月21日检索]，互联网<URL；http://www.cnse.caltech.edu/Research02/reports/panotopoulos2full.html>  

发明内容

[0008]

如上所述，写入状态检查电路仅在进行最初的光学部的光学存储器定位时被使用。而且，在VLSI部构成实际上希望的逻辑电路，在执行它的时候，不需要写入状态检查电路。因而，理想情况是，尽可能减小写入状态检查电路的安装区域，增大VLSI部内的门阵列的安装面积。

[0009]

可是，如上所述，在写入状态检查电路中，对应于各自的光重构位元件，需要2～3个读出用晶体管及读出用布线。另外，还需要用以转换作为检查对象的光重构位元件的译码器电路。因而，写入状态检查电路的安装区域占VLSI部全体的安装面积的10～25％。

[0010]

这样，被插入在VLSI部的逻辑电路内的写入状态检查电路挤入逻辑电路内的门阵列的安装区域，在使逻辑电路的门密度提高方面构成了大的障碍。

[0011]

因此，本发明的目的在于，提供不需要光重构型门阵列的逻辑电路内部的写入状态检查的专用电路的写入状态检查技术。

用以解决课题的手段

[0012]

有关本发明的光重构电路的写入检查方法的第一结构是，具有安装设有多个光重构位元件的逻辑电路的逻辑电路芯片，通过读出存储在光学存储器上的希望的光信号图案，并作为光信号照射到上述逻辑电路芯片上，可重构上述逻辑电路的逻辑结构的光重构型门阵列，进行由上述各光重构位元件的光信号产生的信息写入状态的检查，其中包括以下步骤：第一步骤，通过将预先存入上述光学存储器的检查用的光信号图案(以下，称为「检查图案」)照射在上述逻辑电路芯片上，在上述逻辑电路上构成检查光重构位元件的逻辑结构(以下，称为「检查用逻辑电路」)；第2步骤，检测对应于上述检查用逻辑电路的上述逻辑电路芯片的输出端子的输出状态在逻辑电平为H电平状态、逻辑电平为L电平的状态或输出阻抗为高阻抗的状态中是哪一种状态；以及第3步骤，通过将该检测出的状态与对于上述检查用逻辑电路的正常的输出状态进行比较，就上述各光重构元件进行由光信号产生的信息写入状态的合格与否的判定，作为上述检查图案，包含：照射到作为检查对象的光重构位元件上的光信号是OFF状态的第一检查图案，以及照射到作为检查对象的光重构位元件上的光信号是ON状态的第2检查图案，其特征在于：通过以上述第一检查图案，上述第2检查图案的顺序或其相反的顺序依次照射2个检查图案，从而执行上述第一步骤至第3步骤。

[0013]

按照这个结构，由各光重构位元件的光信号产生的信息写入状态的检查，在逻辑电路芯片内的可重构的逻辑电路上构成检查用逻辑电路，可以利用作为检查对象的包含光重构位元件的逻辑电路本身来执行。因而，不需要在逻辑电路芯片内插入检查专用的电路。

[0014]

这时，由于需要预先使用于各光重构位元件的写入状态检查的检查图案存储在光学存储器的一部分上，光学存储器的存储容量被耗用。但是，通常，光学存储器的存储容量极大，。因此，尽管将检查图案用光学存储器的一部分来存储，在光学存储器上检查图案以外的其它逻辑电路可重构信息存储的余量是充足的。因而，由于将用于写入状态检查的光信号图案存储在光学存储器的一部分上，光重构型门阵列的芯片内的写入状态检查用的电路的安装面积被大幅度缩小这一优点，比起所谓耗费光学存储器的存储容量的缺点来要大的多。

[0015]

另外，在第一检查图案和第2检查图案作了转换时，来自逻辑电路的输出端子的输出状态的变化如果与预先要求的正常的输出状态一致，则由成为检查对象的光重构位元件的光信号产生的写入被判断为正常进行。相反，与正常的输出状态不一致时，由成为检查对象的光重构位元件的光信号产生的写入被判断为未正常进行。

[0016]

因而，在逻辑电路芯片内不插入检查专用的电路，利用作为检查对象的包含光重构位元件的逻辑电路本身，可以执行由各光重构位元件的光信号产生的信息写入状态的检查。

[0017]

这里，作为光学存储器，可以使用例如，全息图存储器、薄膜、CD、MD、DVD、其它的空间光调制元件等。

[0018]

再者，在本说明书中，所谓「光重构位元件」，指的是在接收光信号时，将它变换成电信号、作为1位的逻辑信息来保持的元件。

[0019]

有关本发明的写入状态检查方法的第二结构，其特征在于，在上述第一结构中，上述检查用逻辑电路是上述逻辑电路芯片的输出端子的输出依赖于对作为检查对象的光重构位元件的光信号的输入而变化的逻辑结构。

[0020]

依据该结构，检查用逻辑电路由于逻辑电路芯片的输出端子的输出依赖于对作为检查对象的光重构位元件的光信号的输入而变化，可以通过检测逻辑电路芯片的输出端子的输出状态，检测出作为检查对象的光重构位元件的信息写入状态不正常的情况。

[0021]

有关本发明的写入状态检查方法的第三结构，其特征在于，在上述第一结构中，上述检查用逻辑电路是这样一种结构，即，上述逻辑电路芯片的输出端子的输出依赖于对作为检查对象的光重构位元件的光信号的输入而变化，而且不依赖于对信息写入状态的检查还未结束的光重构位元件的光信号的输入。

[0022]

依据这个结构，检查用逻辑电路由于逻辑电路芯片的输出端子的输出不依赖于对信息写入状态的检查还未结束的光重构位元件的光信号的输入，排除了作为检查对象的光重构位元件以外的其它光重构位元件的写入状态不良的可能性。因而，可以正确地实施作为检查对象的光重构位元件的信息写入状态的检查。

[0023]

有关本发明的光重构型门阵列的写入状态检查装置的第一结构，其特征在于，具有安装了设有多个光重构元件的逻辑电路的逻辑电路芯片，对于通过读出存储在光学存储器上的所期望的光信号图案并作为光信号照射到上述逻辑电路芯片上而可重构上述逻辑电路的逻辑结构的光重构型门阵列，进行由上述各光重构位元件的光信号产生的信息写入状态的检查，其中设有：存储了用以在上述逻辑电路上构成用以检查光重构位元件的逻辑结构(以下，称为「检查用逻辑电路」)的检查用光信号(以下，称为「检查图案」)的上述光学存储器；将存于上述光学存储器的上述检查图案作为光信号图案读出并照射到上述逻辑电路芯片上的检查信号输入部件；检测上述逻辑电路芯片的输出端子的输出状态在逻辑电平为H电平的状态、逻辑电平为L电平的状态或输出阻抗为高阻抗状态之中是哪一种状态的的输出状态检测部件；在上述光学存储器中存储有以下两种检查图案，其一，作为用以在上述逻辑电路上构成上述检查用逻辑电路的光信号图案，照射到作为检查对象的光重构位元件上的光信号处于OFF状态的第一检查图案；其二，作为用以在上述逻辑电路上构成上述检查用逻辑电路的光信号图案，照射到作为检查对象的光重构位元件上的光信号处于ON状态的第二检查图案；上述检查信号输入部件是对上述逻辑电路芯片以上述第一检查图案、上述第二检查图案的顺序或其相反的顺序，依次照射2个检查图案的部件；上述输出状态检测部件是对各自的上述检查图案，检测上述逻辑电路芯片的输出端子的输出状态在逻辑电平为H电平的状态、逻辑电平为L电平的状态或输出阻抗为高阻抗的状态之中是哪一种状态的部件。

[0024]

依据这个结构，检查信号输入部件将第一检查图案及第二检查图案以此顺序或其相反顺序依次照射并输入到逻辑电路上。输出状态检测电路检测输入了各光信号图案时各个逻辑信号的输出端子的输出状态。如果可以检测这些各自的输出状态，则通过将这些输出状态与预先要求的正常的输出状态进行比较，可以检查光重构位元件的写入状态是否正常。

[0025]

另外，检查信号输入部件通过将存储在光学存储器上的检查图案照射到逻辑电路芯片上，在逻辑电路芯片内构成检查用逻辑电路。根据这个检查用逻辑电路，向逻辑电路芯片的输出端子输出对应于成为检查对象的光重构位元件的信息写入状态的输出。因而，输出状态检测部件可以通过检测逻辑电路芯片的输出端子的输出状态，检测出光重构位元件的信息写入状态是否正常。这时，由于检查用逻辑电路利用逻辑电路芯片内的可重构的逻辑电路来构成，不需要在逻辑电路芯片内插入检查专用的电路。因而，可以防止检查所需的逻辑电路在逻辑电路芯片内的逻辑电路的门密度提高方面构成障碍。

[0026]

另外，如上所述，由于光学存储器的存储容量极大，不会因光学存储器的存储容量的耗用而引起的实用上的故障。

[0027]

再者，本发明的写入状态检查装置，可作为与光重构门阵列不同的芯片或基板来安装，也可安装在与光重构型门阵列相同的芯片内。

[0028]

逻辑电路的输出端子数，在封装的输出端子数的限制方面考虑，通常远少于逻辑电路的门数。因而，即使假定将作为输出状态检测部件的电路安装在光重构型门阵列的芯片上，由于该电路占用的安装面积与门阵列区域或布线区域的面积比较是远远小的，不会构成在使逻辑电路芯片内的逻辑电路的门密度提高方面的障碍。

[0029]

本发明的光重构型门阵列的写入状态检查装置的第二结构，其特征在于设有输出状态判定部件，在上述第一结构中，对于上述检查用逻辑电路，通过将上述输出状态检测电路检测的上述逻辑电路芯片的输出端子的输出状态与对应于上述检查用逻辑电路的正常的输出状态进行比较，对上述各光重构位元件进行由光信号产生的信息写入状态是否合格的判定。

[0030]

依据这个结构，可以用输出状态判定部件来自动地判别作为检查对象的光重构位元件的信息写入状态是否正常。

[0031]

本发明的光重构型门阵列的写入状态检查装置的第三结构的特征在于，在上述第一或第二结构中，上述检查用逻辑电路是上述逻辑电路芯片的输出端子的输出依赖于对作为检查对象的光重构位元件的光信号的输入而变化的逻辑结构。

[0032]

依据该结构，检查用逻辑电路中，由于逻辑电路芯片的输出端子的输出依赖于对作为检查对象的光重构位元件的光信号的输入而变化，可以通过检测逻辑电路芯片的输出端子的输出状态来检测作为检查对象的光重构位元件的信息写入状态不正常。

[0033]

本发明的光重构型门阵列的写入状态检查装置的第四结构的特征在于，在上述第一至第三的任一结构中，上述输出状态检测部件设有：检测上述逻辑电路的输出端子的电压的电压检测电路；以及检测电压施加电路，在上述逻辑电路的输出端子上通过电阻可自如地转换地施加逻辑阈值以上的电压或逻辑阈值以下的电压。

[0034]

依据该结构，用检测电压施加电路，在逻辑电路的输出端子上通过电阻施加逻辑阈值以上的电压及逻辑阈值以下的电压，同时如果用电压检测电路检测各电压施加时的输出端子的电压，则可以检测出输出端子的输出状态。亦即，在输出端子的输出状态为H电平或L电平的场合，即使在使由检测电压施加电路产生的施加电压变化时，输出端子的电压也不会从H电平或L电平改变。另一方面，输出端子的输出状态在高阻抗状态的场合，在由检测电压施加电路产生的施加电压在逻辑阈值以上时，输出端子的电压成为H电平，在逻辑阈值以下时，输出端子的电压成为L电平。因而，可以据此检测出输出端子的输出状态是L电平的状态或H电平状态或是高阻抗状态中的哪一种状态。

[0035]

本发明的光重构型门阵列的第一结构的特征在于，包含安装了设有多个光重构位元件的逻辑电路的逻辑电路芯片，通过读出存储在光学存储器上的所期望的光信号图案并作为光信号照射到上述逻辑电路芯片上，在可重构上述逻辑电路的逻辑结构的光重构型门阵列中，设有连接在上述逻辑电路芯片的各个输出端子上的、检测出是该输出端子的逻辑电平为H电平的状态、该输出端子的逻辑电平为L电平的状态或该输出端子的输出阻抗为高阻抗的状态之中的哪一种状态的输出状态检测电路，上述逻辑电路芯片中安装的逻辑电路包含：具有设置了可重构逻辑结构的多个光重构位元件的光重构的逻辑电路的光重构逻辑块；进行被输入输出至上述光重构逻辑块的逻辑信号的布线连接的转换的连接电路，即可重构连接结构的多个光重构位元件的光重构连接电路；以及进行各布线与输入输出端子的连接的转换的输入输出电路，即设有可重构连接结构的多个光重构位元件的光重构输入输出电路；上述光重构输入输出电路配置在安装有上述逻辑电路的方形的逻辑电路芯片的至少3个角部。

[0036]

基于这个结构，如上所述，通过检查图案输入至光重构门阵列，由输入输出状态检测出电路检测逻辑电路的输出，可用光重构型门阵列的内部电路进行由光信号产生的写入状态的检查、诊断。

[0037]

由于光重构输入输出电路最接近于输入输出端子，光重构输入输出电路中包含的光重构位元件最先被作为检查对象。因而，如果光重构输入输出电路处于逻辑电路芯片的3个角或4个角上，则在逻辑电路芯片的3个角或4个角上的光重构位元件的写入状态的检查被先行于其它部分进行。因而，最初，进行逻辑电路芯片的位置对准，使位于这些逻辑电路芯片的3个角或4个角的光重构位元件的写入状态成为正常，据此，可以严密且快速地进行输出光信号的光学部与逻辑电路芯片的位置对准。

[0038]

本发明的光重构型门阵列的第二结构的特征在于，在上述第一结构中，上述输出状态检测电路设有：检测上述逻辑电路的逻辑信号的输出端子的电压的电压检测电路；在上述逻辑电路的逻辑信号的输出端子上，通过电阻转换逻辑阈值以上的电压或逻辑阈值以下的电压并自如地施加的检测电压施加电路。

[0039]

如上所述，依据本发明的光重构型门阵列的写入状态检查方法，可以不在逻辑电路内插入检查电路而执行由各光重构位元件的光信号产生的写入状态的检查。

[0040]

另外，依据本发明的光重构型门阵列的写入状态检查装置，不必在逻辑电路内插入检查电路。因此，能省去写入状态检查用的电路的安装面积。而且，可防止写入状态检查用的电路成为光重构型门阵列的门密度提高的障碍。

[0041]

另外，本发明的光重构型门阵列，可以用光重构型门阵列的内部电路进行由光信号产生的写入状态的检查·诊断。因而，提高了输出光信号的光学部与装有光重构型门阵列的芯片之间的位置对准时的方便性。

附图说明

[0042]

图1是表示本发明的实施例1记载的光重构型门阵列的写入状态检查装置的图。

图2是表示ORGA的VLSI部的电路结构的图。

图3是表示图2的ORLB的电路结构的图。

图4是表示图2的ORSM的电路结构的图。

图5是图2的ORIOB的电路结构图。

图6是1个输入部分ORIOB的电路结构图。

图7是表示输出状态检测电路的电路结构例的图。

图8是表示实施例1中的写入状态检查方法的流程的流程图。

图9是检查1个输入部分ORIOB中的光重构位元件P9的信息写入状态的时的说明图。

图10是检查1个输入部分ORIOB中的光重构位元件P11的信息写入状态时的说明图。

图11是检查1个输入部分ORIOB中的光重构位元件P10的信息写入状态时的说明图。

图12是进行ORSM的光重构位元件的写入状态检查时的说明图。

图13是进行ORLB的光重构位元件的写入状态检查时的说明图。

图14是进行ORLB的光重构位元件的写入状态检查时的说明图。

标记说明

[0043]

1光重构型门阵列(ORGA)

2 VLSI部(逻辑电路芯片)

3光学部

4照光装置

4a面发光型半导体激光器(VCSEL)

4b照射角控制部

5光学存储器

6写入状态检查装置

7输出状态检测电路

8输出状态判定电路

9输出状态存储部件

10检查信号选择电路

11光重构逻辑块(ORLB)

13光重构开关矩阵(ORSM)

14光重构输入输出块(ORIOB)

14a1个输入部分的ORIOB

15布线

20复用器(MUX)

21查阅表(LUT)

21a复用器

21b光重构位元件

22D触发器

23复用器

24三态缓冲器

25复用器

30四向开关

31传输门

32光重构位元件

34输入输出端子(IOB PAD)

35三态缓冲器

35a光重构位元件

36复用器

37复用器

38三态缓冲器

39电压检测电路

40上拉电阻

41上拉开关

42下拉电阻

43下拉开关

44输出缓冲器

45负载电阻

46输入缓冲器

具体实施方式

[0044]

以下，就实施本发明的最佳例参照附图进行说明。

实施例1

[0045]

图1是表示本发明的实施例1所述的光重构型门阵列的写入状态检查装置的图。

[0046]

首先，作为信息写入状态的检查对象的光重构型门阵列(OpticallyReconfigurable Gate Array：以下称为「ORGA」)1由VLSI部2和光学部3构成。

[0047]

VLSI部2与FPGA一样，在半导体芯片(逻辑电路芯片)上装有逻辑块、布线、连接电路、输入输出电路等可重构的逻辑电路。但是，在ORGA1中，与FPGA不同，在逻辑电路的各处搭载有光重构位元件。从光重构位元件输入作为逻辑电路结构信息的光信号。逻辑电路结构信息被保持在光重构位元件内，并根据逻辑电路结构信息进行逻辑电路的重构。

[0048]

光学部3设有照光装置4和光学存储器5。照光装置4是对光学存储器5以预定角度进行光照射的装置。照光装置4设有：面发光型半导体激光器(Vertical Cavity Surface Emitting Lasers：以下称为「VCSEL」)4a和照射角控制部4b。从VCSEL4a照射的照射光用照射角控制部4b调节照射角度，并照射到光学存储器5上。

[0049]

在本实施例中，用全息图存储器作为光学存储器5。全息图存储器可根据所入射光的角度读出被记录的种种光信号图案。根据想要读出的光信号图案，通过用照射角控制部4b变更照射角度，可读出必要的光信号图案并照射在VLSI部2上。VLSI部2根据从光学部3照射的光信号图案，进行逻辑电路的重构。

[0050]

本实施例的写入状态检查装置6是用以检查从上述的ORGA的光学部3向VLSI部2的逻辑电路结构信息的写入是否正常进行的装置。写入状态检查装置6设有：输出状态检测电路7、输出状态判定电路8、输出状态存储部件9以及检查信号选择电路10。

[0051]

检查信号选择电路10是选择对逻辑电路芯片(VLSI部2)输入的光信号图案的电路。实际上，检查信号选择电路10控制照光装置4的照射角控制部4b，进行从光学存储器5读出的光信号图案的选择。在光学存储器5上，预先存储有用以进行写入状态检查的检查图案。因而，检查信号选择电路10通过选择从光学存储器5读出的检查图案来选择对逻辑电路芯片(VLSI部2)输入的光信号图案。

[0052]

亦即，在本实施例中，检查信号选择电路10和光学部3共同工作，实现检查信号输入。

[0053]

输出状态检查电路7连接在逻辑电路芯片(VLSI部2)的各输入输出端子上。输出状态检查电路7是检测各自的输入输出端子的逻辑电平是H电平状态还是L电平状态，或输入输出端子的输出阻抗是否高阻抗状态的电路。

[0054]

输出状态判定电路8对检查信号选择电路10已选择的光信号图案，并将该光信号图案被正常写入到逻辑电路芯片(VLSI部2)时的各输入输出端子的输出状态(以下称为「正常写入时输出状态」)从输出状态存储部件9读出。然后，输出状态检测电路7将检测出的输出状态与正常写入时输出状态作比较，判定光信号图案是否被正常写入逻辑电路芯片(VLSI部2)。

[0055]

图2是表示ORGA的VLSI部2的电路结构的图。VLSI部2设有：4个光重构逻辑块(Optically Reconfigurable Logic Block：以下称为「ORLB」)11、5个光重构开关矩阵(Optically Reconfigurable SwitchingMatrix：以下称为「ORSM」)13、4个光重构输入输出块(OpticallyReconfigurable Input/Output Block：以下称为「ORIOB」)14、以及在它们之间连接的布线15。[0056]

4个ORLB11配置在方形的顶点位置。在该方形的中心位置上配置1个ORSM13，将这个ORSM13作为中心，十字状地配置4个ORSM13。外侧的4个ORSM13分别被连接至ORIOB14。

[0057]

图3是表示图2的ORLB11的电路结构的图。ORLB11由设有以下部件构成，这些部件是：设在输入部的4个复用器(MUX)20、4输入1输出的查阅表(LUT)21、D触发器22、进行D触发器22的输出转换的复用器23、设在复用器23的输出节点与8根布线15之间的8个三态缓冲器(Tri-State Buffers)24以及进行D触发器22的清除(CLR)信号的转换的复用器25。另外，ORLB11与布线15之间用22根输入线和8根输出线来连接。

[0058]

各复用器20、23、25设有具有光电二极管等的光电变换电路的光重构位元件，可通过用光重构位元件检测光信号，进行选择状态的转换。

[0059]

查阅表21由16输入1输出的复用器21a和连接在复用器21a的各被选择输入节点上的16个光重构位元件21b构成。查阅表21的状态由这16个光重构位元件21b确定。复用器21a的选择输入节点通过7输入1输出的4个复用器20与布线15连接。在各复用器20的7个被选择输入节点上，输入逻辑0、逻辑1及来自5根布线15的输入值。各复用器20的连接状态由3个光重构位元件确定。

[0060]

复用器21a的输出节点直接连接在D触发器22上。D触发器22锁存复用器21a的输出值。另外，在位于D触发器22后级的3输入1输出的复用器23的被选择输入节点上，输入D触发器22的输出、D触发器22的反转输出以及复用器21a的输出。而且，复用器23由2个光重构位元件确定其选择状态。

[0061]

复用器23的输出节点通过8个三态缓冲器24连接在布线15上。各三态缓冲器24用1位的光重构位元件确定连接或非连接。

[0062]

连接在D触发器22的清除(CLR)节点上的复用器25构成为可以用2个光重构位元件选择逻辑0、逻辑1及来自布线15的2位的输入。从而，D触发器22可以用光也可以用电路进行初始化。再者，在电源起动时，通过该复用器25的输出成为0，可以强制性地复位D触发器22。

[0063]

这里，将光重构位元件的输出值作为选择值输入，在输入级的4个复用器20及复用器25的被选择输入节点上，可以稳定地输入逻辑0及逻辑1。因而，作为光信号图案，可以向复用器20及复用器25进行选择值输入。而且，如果用这个选择值输入选择逻辑0或逻辑1的被选择输入节点，则可用复用器20及复用器25光学地输入光重构逻辑块15的输入变量。

[0064]

图4是表示图2的ORSM13的电路结构的图。如图所示，ORSM13是设置在纵横引出的各8根布线15组的交点上的纵横制接线器，具有分别连接彼此垂直交叉的布线的作用。在1个ORSM13上，使用被设在8根布线的交点上的8个四向开关30。各4方向开关30与已有的FPGA一样，具有6个传输门31。各传输门31具有1位的光重构位元件32，通过用光信号转换光重构位元件32，可以进行ON、OFF控制。

[0065]

图5是图2的ORIOB14的电路结构图。如图2所示，ORIOB14连接在除了位于逻辑电路芯片的中央部的ORSM13以外的4个ORSM13的各一端上。ORIOB14对应于4个输入输出端子(输入输出端子34)，设有4个输入部分ORIOB14a。各输入部分ORIOB14a具有连接4个输入输出端子(输入输出端子34)和8根布线15的作用。

[0066]

另外，在各自的输入输出端子34上，连接有上述的输出状态检测电路7。

[0067]

图6是1输入部分ORIOB14a的电路结构图。如图2所示，1输入部分ORIOB14a连接在除了位于逻辑电路芯片的中央部的ORSM13以外的4个ORSM13的各一端上。1个输入部分ORIOB14a具有连接1个输入输出端子(输入输出端子34)和8根布线15的作用。

[0068]

在图6中，向1个输入部分ORIOB14a的布线15的输入电路，由输入节点连接在输入端子34上、输出节点连接在8根布线15中的任意1根上的8个三态缓冲器35构成。各三态缓冲器35设有各自1位的光重构位元件35a，可以通过光输入进行ON、OFF控制。

[0069]

另外，从1个输入部分ORIOB14a上的布线15向输入输出端子34的输出电路，由2个复用器36、37及1个三态缓冲器38构成。复用器36是4输入1输出复用器，在输入节点上输入2根布线15的信号、逻辑0及逻辑1。复用器36设有2位的光重构位元件，用2位的光输入信号选择被输入至输入节点上的信号中的任意一个，并向输出节点输出。复用器36的输出节点连接在三态缓冲器38的输入节点上，三态缓冲器38的输出节点连接在输入输出端子34上。

[0070]

另外，复用器37是4输入1输出复用器，在输入节点上输入1根布线15的正逻辑信号和其负逻辑信号、逻辑0及逻辑1。复用器37设有2位的光重构位元件，用2位的光输入信号选择被输入至输入节点的信号中的任意一个，并向输出节点输出。复用器37的输出节点连接在三态缓冲器38的启动输入节点上。在电源起动时，在三态缓冲器38的启动输入节点上输出逻辑0，全部的输入输出端子34成为高阻抗。

[0071]

这里，对将光重构位元件的输出值作为选择值输入的复用器36、37在被选择输入节点上稳定地输入逻辑0及逻辑1。从而，作为光信号图案，由于向复用器36、37输入选择值，如果选择逻辑0或逻辑1的被选择输入节点，则可用复用器36或复用器37光学地输入ORIOB14的输入变量。

[0072]

图7是表示输出状态检测电路7的电路结构例的图。示于图7(a)的输出状态检测电路7设有：电压检测电路39、上拉电阻40、上拉开关41、下拉电阻42及下拉开关43。

[0073]

如果将上拉开关41置于ON状态，下拉开关43置于OFF状态(以下，将该状态称为「上拉状态」)，则在输入输出端子34上，通过上拉电阻40施加比逻辑阈值高的电源电压Vcc。另外，如果将下拉开关43置于ON状态，上拉开关41置于OFF状态(以下，将该状态称为「下拉状态」)，则在输入输出端子34上，通过下拉电阻42施加比逻辑阈值电压低的接地电压GND。上拉电阻40及下拉电阻42采用电阻值充分大的电阻。

[0074]

这样，在图7(a)的输出状态检测电路7中，检测电压施加电路由上拉电阻40、上拉开关41、下拉电阻42及下拉开关43构成。

[0075]

从输入输出端子34输出的逻辑信号是H电平或L电平的场合，不管是上拉状态或是下拉状态，输入输出端子34的电压都分别成为H电平、L电平。另一方面，在输入输出端子34的输出阻抗处于高阻抗的状态时，在上拉状态下，输出端子34的电压成为Vcc(H电平)，在下拉状态下，输出端子的电压成为GND(L电平)。

[0076]

因而，如果转换上拉状态和下拉状态，并用电压检测电路39检测各状态的输入输出端子34的电压，则可检测出输入输出端子34的输出状态为H电平输出状态、L电平输出状态，或高阻抗状态。电压检测电路39可采用例如使用基准电压发生电路和比较电路的结构和用AD变换器将电压值数字化并与基准值比较的结构等。

[0077]

再有，也可以如图7(b)所示那样地构成与图7(a)所示的输出状态检测电路7等效的电路。在图7(b)中，从FPGA的输出缓冲器44的输出，通过负载电阻45连接到输入输出端子34上。另外，输入输出端子34通过FPGA的输入缓冲器46连接到在FPGA内构成的电压检测电路39上。在输入输出端子34上，通过负载电阻45施加输出缓冲器44的输出电压。因而，如果从输出缓冲器44输出H电平或L电平，则可实现上述的上拉状态或下拉状态。

[0078]

还有，在本实施例中，作为将输出状态检测电路7通过输入输出端子34连接到逻辑电路芯片的外部的结构，而也可以将输出状态检测电路7安装在逻辑电路芯片内。

[0079]

下面，就上述的写入状态检查装置6的写入状态检查方法进行说明。图8是表示实施例1中的写入状态检查方法的流程的流程图。

[0080]

最初，选择成为检查对象的光重构位元件(S1)。实际上，这就是检查信号选择电路10按照预定顺序，通过选择存储在光学存储器上的检查用的光学信号图案(检查图案)来进行的。

[0081]

这里，成为检查对象的光重构位元件的选择，在照射该光重构位元件的光信号从OFF状态转换成了ON状态(或其相反的状态)时，为了构成输入输出端子34的输出中的至少一个输出状态变化的逻辑电路芯片的逻辑结构，从不需要在该光重构位元件以外的其它光重构位元件上输入光信号的结构，或者需要输入光信号的光重构位元件以外的其它光重构位元件的写入状态的检查全部结束的结构开始依次选择。这是因为：在检查成为检查对象的光重构位元件时，若在检查电路内夹有写入状态的检查没结束的光重构位元件，就会产生成为检查对象的光重构位元件的写入状态不能作正常与否的判断的情况。

[0082]

检查信号选择电路10选择对应于成为检查对象的光重构位元件的第一检查图案，从光学部3对VLSI部2进行照射(S2)。这里，作为第一检查图案，是用以将逻辑电路芯片的输入输出端子34的输出状态依赖于对作为检查对象的光重构位元件的光信号的输入而变化的检查用逻辑电路在逻辑电路芯片上构成的光信号图案，使用照射到作为检查对象的光重构位元件上的光信号为OFF状态的光信号图案。

[0083]

接着，输出状态检测电路7检测输入输出端子34的输出状态(S3)。这如先前所说明的那样，通过经由负载电阻45(或上拉电阻40、下拉电阻42)对输入输出端子34施加H电平及L电平的电压，在各自的情况下，由电压检测电路39检测输入输出端子34的电压来进行。

[0084]

输出状态判定电路8用检测出的输入输出端子34的电压的变化图案，判定各输入输出端子34的输出状态。具体地说，通过负载电阻45(或，上拉电阻40、下拉电阻42)加到输入输出端子34上的电压从H电平变化为L电平时，在以下三种情况下，输入输出端子34判定为高阻抗状态，这三种情况是：输入输出端子34的电压常时维持H电平；输入输出端子34处于H电平输出状态，输入输出端子34的电压常时维持L电平；输入输出端子34处于L电平输出状态，输入输出端子34的电压从H电平变化成L电平。输出状态判定电路8比较由该判定所得到的输入输出端子34的输出状态，与被存储在输出状态存储部件9上的正常情况的输入输出端子34的输出状态，判定是否一致。

[0085]

接着，检查信号选择电路10选择对应于成为检查对象的光重构位元件的第二检查图案，从光学部3对VLSI部2照射(S4)。这里，作为第二检查图案，使用在上述第一光信号图案中，照射到成为检查对象的光重构位元件上的光信号是ON状态的光信号图案。

[0086]

然后，与步骤S3一样，输出状态检测电路8检测出输入输出端子34的输出状态，输出状态判定电路8比较输入输出端子34的输出状态和存储在输出状态存储部件9中的正常情况的输入输出端子34的输出状态，判定是否一致(S5)。

[0087]

以上的处理结果，在步骤S3、S5中的任一步骤中，在输入输出端子34的输出状态与存储在输出状态存储部件9中的正常情况的输入输出端子34的输出状态不一致时(S6)，输出状态判定电路8判定为由向作为检查对象的光重构位元件的光信号的写入未正常进行，输出异常信号(S7)，结束动作。

[0088]

另一方面，在S3、S5这两个步骤中，在输入输出端子34的输出状态与存储在输出状态存储部件9中的正常情况的输入输出端子34的输出状态一致时，(S6)，如果就全部的光重构位元件的检查没有结束(S8)，则返回至步骤S1。若就全部的光重构位元件的检查结束(S8)，则结束动作。

[0089]

再者，在上述的实施例中，对于逻辑电路芯片，以第一检查图案、第二检查图案的顺序照射，但也可以与这个顺序相反。

[0090]

最后，示出有关由上述方法得到的光重构位元件的输出状态检查的几个具体例。

[0091]

[例1]

在图9中，考虑进行1个输入部分ORIOB14a的光重构位元件P9的信息写入状态的检查时的情况。这时，光重构位元件P1～P8，P10～P12作为平时OFF状态，在第一检查图案中，将光重构位元件P9设为OFF状态，在第二检查图案中，将光重构位元件P9设为ON状态。

[0092]

照射了第一检查图案时，光重构位元件P9是OFF状态，复用器37输出0。因而，三态缓冲器38的输出成为高阻抗状态。另外，输入侧的8个三态缓冲器35的输入阻抗也是高阻抗。因此，输入端子34的输出状态成为高阻抗状态。因而，在输出状态检测电路7中，检测出高阻抗状态。

[0093]

接着，在照射了第二检查图案时，光重构位元件P9是ON状态，复用器37输出1。另一方面，复用器36也输出0。三态缓冲器38输出复用器36的输出值。因而，输入输出端子34的输出状态成为L电平状态。在输出状态检测电路7中，检测出L电平状态。

[0094]

因而，在依次照射了第一检查图案、第二检查图案时，如果输入输出端子34的输出状态从高阻抗状态变化成L电平状态，则光重构位元件P9的信息写入状态被判定为是正常。除此以外的情况，光重构位元件P9的信息写入状态被判定为不正常。

(例终)

[0095]

[例2]

在图10中，考虑在1个输入部分ORIOB14a的光重构位元件P9的信息写入状态为正常时检查光重构位元件P11的信息写入状态的情况。这时，光重构位元件P1～P8、P10、P12设为平时OFF状态，光重构位元件P9设为平时ON状态，在第一检查图案中，光重构位元件P11设为OFF状态，在第二检查图案中，光重构位元件P11设为ON状态。

[0096]

因为光重构位元件P9是平时ON状态，所以复用器37平时输出1。因而，三态缓冲器38平时输出复用器36的输出值。

[0097]

照射了第一检查图案时，光重构位元件P11是OFF状态，复用器36输出0。因而，三态缓冲器38输出L电平，输入输出端子34的输出状态成为L电平状态。因而，在输出状态检测电路7中，检测出L电平状态。

[0098]

接着，在照射了第二检查图案时，光重构位元件P11是ON状态，复用器36输出1。因而，三态缓冲器38输出H电平，输入输出端子34的输出状态成为H电平状态。因而，在输出状态检测电路7中，检测出H电平状态。

[0099]

从而，在依次照射了第一检查图案、第二检查图案时，如果输入输出端子34的输出状态从L电平状态变化成H电平状态，则光重构位元件P11的信息写入状态被判定是正常。除此以外的情况，光重构位元件P11的信息写入状态被判定为不正常。

(例终)

[0100]

[例3]

考虑图11中，检查1个输入部分ORIOB14a上的光重构位元件P10的信息写入状态时的情况。这时，在光重构位元件P1的信息写入状态是正常的假定下进行检查。

[0101]

首先，在逻辑电路芯片未对照射光的状态下，在输出状态检测电路7中，将上拉开关41设为OFF状态，下拉开关43设为ON状态。这时，三态缓冲器38的输出是高阻抗状态。因而，输入输出端子34的输出状态成为L电平。

[0102]

接着，向逻辑电路芯片照射第一检查图案。第一检查图案使用仅在光重构位元件P1上进行光照射的光信号图案。由于现在假定光重构位元件P1的信息写入状态是正常的，进行第一检查图案的照射时，附带光重构位元件P1的三态缓冲器35成为ON状态。从而，附带光重构位元件P1的三态缓冲器35的输出成为L电平。

[0103]

接着，在逻辑电路芯片上照射第一检查图案。第二检查图案使用仅在光重构位元件P1、P10上进行光照射的光信号图案。在光重构位元件P10的信息写入状态正常的情况下，复用器37选择输入端子「10」。在输入端子「10」上，附带光重构位元件P1的三态缓冲器35的输入值被反转并输入。因而，复用器37的输出值成为H电平。而且，三态缓冲器38的输出从高阻抗状态变化到L电平状态。

[0104]

在此状态，输出状态检测电路7的下拉开关43设为OFF状态，上拉开关为41设为ON状态。如果光重构位元件P10的信息写入状态正常，则由于三态缓冲器38的输出值为L电平，输入输出端子34的电平也保持在L电平。但是，若未能作光重构位元件P10的信息写入，则由于三态缓冲器38的输出状态仍旧是高阻抗状态，输入输出端子34的电平被上拉而成为H电平。从而，可进行光重构位元件P10的信息写入状态的检查。

[0105]

还有，这时，需对光重构位元件P1另外进行信息写入状态的检查。

(例终)

[0106]

[例4]

下面，就一例对于ORSM13的光重构位元件的写入状态检查进行说明。其前提是，假设对各ORIOB14的光重构位元件的写入状态检查全部结束。

[0107]

在图12中，在进行ORSM13的光重构位元件的写入状态检查时，将二个ORSM13作为一组来进行写入状态检查。在图12中，为了区别二个ORSM13，分别带有标记13-1、13-2。

[0108]

在ORSM13的各个四向开关30上，含有6个传输门31。在各传输门31上，设有用以进行门的ON、OFF的光重构位元件。关于这些，如图12所示，分别带有P1～P6的标记。

[0109]

例如，在进行光重构位元件P3的写入状态检查时，首先将从ORIOB14-1向ORSM13-1的输入全部设为L电平。在这个状态下，对ORSM13-1、13-2照射仅在光重构位元件P3上进行光照射、在其它的光重构位元件上不进行光照射的光信号图案。如果各ORSM13-1、13-2的光重构位元件P3的信息写入状态正常，则ORIOB14-2的各输入输出端子34的电压成为L电平。接着，将从ORIOB14-1向ORSM13-1的输入全部设为H电平，确认ORIOB14-2的各输入输出端子34的电压成为H电平。从而，检测出信息写入状态是正常的。如果ORSM13-1、13-2的光重构位元件P3中的任意一个信息写入状态不正常，则不能确认ORIOB14-2的输入输出端子34的电压从L向H电平的状态变化。从而，检测出信息写入状态不能正常进行。

(例终)

[0110]

[例5]

下面，就一例ORLB11的光重构位元件的写入状态检查进行说明。其前提是，假设对于各ORIOB14及各ORSM13的光重构位元件的写入状态检查全部结束。

[0111]

首先，对于一个ORLB11上所属的各光重构位元件，带有如图14所示的标记P1～P40。这里，进行光重构位元件P1的写入状态检查。

[0112]

首先，在未作光照射的状态下，由于将L电平反转并输入到D触发器22的清除端子，D触发器22被清除，从输出端子Q输出L电平。另外，由于复用器23选择了D触发器22的输出，复用器23输出L电平。但是，由于光重构位元件P1为OFF状态，附带光重构位元件P1的三态缓冲器24的输出处于高阻抗状态。

[0113]

在此状态，照射仅在光重构位元件P1上输入光信号的光信号图案。如果光重构位元件P1的信息写入状态正常，则附带光重构位元件P1的三态缓冲器24的输出电平成为L电平。另一方面，如果光重构位元件P1的信息写入状态不正常，则附带光重构位元件P1的三态缓冲器24的输出被保持在高阻抗状态。因而，将附带光重构位元件P1的三态缓冲器24的输出经由ORSM13及ORIOB14在输入输出端子34上取出，通过用输出状态检测电路7检测出其输出状态的变化，可进行光重构位元件P1的写入状态检查。但是，这里，以ORGA布线通道内的总线已被上拉为前提。

(例终)

[0114]

[例6]

在图14中，当光重构位元件P1、P9、P11的写入状态检查结束后，在进行光重构位元件P13的写入状态检查时，首先，在第一光信号图案中仅在光重构位元件P1、P9、P11上进行光照射。从而，在附带光重构位元件P1的三态缓冲器24的输出端上输出D触发器22的反转输出端子Q(但是，标记「」表示“非”逻辑运算)。由于D触发器22处于被清除的状态，在D触发器22的反转输出端子Q上输出H电平。因而，附带光重构位元件P1的三态组冲器24的输出是H电平。

[0115]

接着，在第第二光信号图案中，仅在光重构位元件P1、P9、P11、P13上进行光照射。

[0116]

在光重构位元件P29～P40上未被输入光信号的状态，各复用器20全部输出L电平，复用器21a选择光重构位元件P13的输出。因而，如果在光重构位元件P13上进行光照射，则复用器21a的输出从L电平变化成H电平。

[0117]

之后，启动D触发器22的时钟。从而，D触发器22的反转输出端子Q的输出从H电平变化成L电平。另外，附带光重构位元件P1的三态缓冲器24的输出从H电平变化成L电平。

[0118]

因而，将附带光重构位元件P1的三态缓冲器24的输出，通过ORSM13及ORIOB14，在输入输出端子34上取出，通过用输出状态检测电路检测其输出状态的变化，可以进行光重构位元件P13的写入状态检查。

(例终)

产业上利用的可能性

[0119]

本发明作为光学逻辑结构的可重写的可编程逻辑电路及其检查方法，可应用于各种电气设备产业。