首页> 中国专利> 使用垂直消隐中断来适应温度变化的ADC校准

使用垂直消隐中断来适应温度变化的ADC校准

摘要

在数字显示电路中,配置数字显示电路以显示用模拟显示信号编码的图像,该数字显示电路包括模数转换器(ADC)电路以恢复图像的像素数据单元。在模拟显示信号的垂直消隐期,ADC电路被校准。在垂直消隐期之外,ADC电路被用于将模拟显示信号中的信息转换为像素数据单元的数字表示。例如,该校准可以包括为ADC电路的某些操作参数确定更多的容许值。

著录项

  • 公开/公告号CN1728209A

    专利类型发明专利

  • 公开/公告日2006-02-01

    原文格式PDF

  • 申请/专利权人 创世纪微芯片公司;

    申请/专利号CN200510098069.3

  • 发明设计人 J·托马斯;

    申请日2005-07-28

  • 分类号G09G3/20;G09G3/36;G06F3/147;H03M1/10;G02F1/133;

  • 代理机构中国专利代理(香港)有限公司;

  • 代理人王勇

  • 地址 美国加利福尼亚州

  • 入库时间 2023-12-17 16:59:29

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2022-07-15

    未缴年费专利权终止 IPC(主分类):G09G 3/20 专利号:ZL2005100980693 申请日:20050728 授权公告日:20090520

    专利权的终止

  • 2009-05-20

    授权

    授权

  • 2007-10-03

    实质审查的生效

    实质审查的生效

  • 2006-02-01

    公开

    公开

说明书

技术领域

本发明涉及显示装置。更明确地,本发明涉及在数字显示器中使用的模数转换器的校准。

背景技术

图1示出产生图像并显示图像数字形式的配置的概况示意图。特别是,主机102(例如,个人电脑)产生数字形式的图像。与主机102相联的数模转换器(DAC)电路104将主机102产生的数字图像数据转换为模拟图像数据(典型地,以RGB形式),以通过连接106发送到数字显示电路108。与数字显示电路108相联的模数转换器(ADC)电路110将模拟图像数据转换回数字图像数据,接着将该数字图像数据提供给显示器112,例如液晶(LCD)。数字显示电路108的操作典型地是受处理器(未示出)的控制,该处理器或者是“板载”(on-board)的(或者是相对紧密地耦合到数字显示电路108的电路),或者是“板外”(offboard)的(或者是不那么紧密地耦合到数字显示电路108的电路)。

特别是关于ADC电路110,硅加工中的变化可导致ADC电路110的内部偏移电压随温度变化。结果,当温度变化时,通过ADC电路110的RGB输出数据可以显示数据漂移。

该内部偏移电压取决于例如阈值电压失配、过载电压和晶体管失配的因素。根据与ADC电路110相联的每个RGB颜色的寄存器OFFSET1和OFFSET2的值,抵消内部偏移电压。OFFSET1和OFFSET2寄存器都具有相同的一般效果,除了OFFSET1寄存器提供相对的粗调,而OFFSET2寄存器提供相对的精调。在一例中,OFFSET1寄存器的每一位调节给用于颜色通道的ADC电路110提供1.7位的最低有效位(LSB)调节,而OFFSET2寄存器的每一位调节给用于颜色通道的ADC电路110提供0.8位的LSB调节。通过适当设置用于每个信道的OFFSET1和OFFSET2寄存器的值,结果是颜色(RGB)将在总体上达到平衡。

然而,在公式中确定OFFSET1和OFFSET2寄存器的偏移值的项具有不同的温度系数。因此,很难预先确定怎样随温度变化改变这些值来达到完全取消这些不同的温度变化。同样,温度依赖性随过程变化,使其更难预先确定怎样使偏移值与温度关联。

按照惯例,偏移值和增益值在数字显示电路108(包括ADC电路110)的加电下被初始化,并储存在非易失性RAM(NVRAM)中。因此,至少在最初达到了彩色平衡。然而,来自ADC电路110的一个或更多的通道的输出数据可以基于操作条件的改变而改变,例如操作温度的改变。

由此,期望的是对操作条件的这些改变作出反应,特别是对显示器112上图像的典型取景器以一种并非标称明显的方式来反应。

发明内容

在数字显示电路中,配置数字显示电路以显示用模拟显示信号编码的图像,该数字显示电路包括模数转换器(ADC)电路以恢复图像的像素数据单元。在模拟显示信号的垂直消隐期,ADC电路被校准。在垂直消隐期之外,ADC电路被用于将模拟显示信号中的信息转换为像素数据单元的数字表示。例如,该校准可以包括为ADC电路的某些操作参数确定更多的容许值。

附图说明

图1是产生图像并以数字形式显示图像的电路的概括示意图。

图2概括示出操作图1电路的过程以说明ADC电路110运行条件下的变化。

图3是解释图2所示的ADC校准过程相关的初始化过程的流程图。

图4是解释图2所示的ADC校准过程的流程图。

具体实施方式

通常,以这样一种方式来描述操作数字显示电路的方法:在通过连接106传送的模拟显示信号的垂直消隐期,图1数字显示电路108的ADC电路110被校准了。

例如,参考图2,可以看出,步骤202(其在垂直消隐期或VBI之外)包括在显示器112上显示图像的过程。步骤202过程可以完全是常规的。步骤204和206在VBI期间。在步骤206,由于操作条件的改变发生了调节ADC电路110操作的过程。在步骤204,标称(例如常规的)VBI过程发生。其后,过程返回步骤202。

图3是解释ADC校准过程206之例的流程图,使用内部DAC作为ADC电路110的输入。在校准期间通过使用内部DAC作为ADC电路110的输入,可以最小化或消除外来的影响。例如,可以最小化或消除例如幅值变化和来自外部ADC电路110输入的外部模拟噪声的干扰。

现转到图3,附图标记300仅仅表示进入图3过程的入口点。在步骤302,内部DAC使能作为ADC电路110的输入。内部DAC的输出编程为ADC_TEST_DACVALUE(过程中的一个用户可编程参数)。同样,ADC电路110带宽设置为零,这消除了高频带干扰。

在步骤304,读出ADC数据寄存器(输出)。在示例中,每个ADC数据寄存器被多次读出。如下面立即要讨论到的,这提供了一个更好地确保所读的ADC输出数据的质量的机会。

例如,在一些例子中,ADC电路110的明显异常的输出值被丢弃。在特定的例子中,如果在特定的ADC数据寄存器的相邻(时间上)读出值大于ADC_GLITCH_THRESHOLD,那么在ADC校准过程中不考虑这些值。

而且,如步骤306所示,ADC输出数据的移动平均值被确定了,并且该移动平均值被用于ADC校准过程的输入。通过使用移动平均值,显示在ADC输出数据中的慢移动随机噪声可以“达到平均数”。在移动平均值过程的特定实施例中,每个ADC数据寄存器被读OFFSET_ARRAY次,根据该OFFSET_ARRAY读取值确定平均值,并接着该平均值四舍五入到最接近的整数。

在步骤308,步骤306结果的四舍五入的平均值与在前存储的步骤306的结果进行比较(即,来自先前的VBI中图3的ADC校准过程的在前执行)。如果当前步骤306的结果和在前步骤306结果之差超过ADC_THRESHOLD,那么过程进行到步骤310。在步骤310,新的ADC数据被储存,且OFFSET2值得到调节。

在一例中,每次执行图3的过程,步骤310的过程使得OFFSET2值仅得到轻微的调节(例如,一位)。在该例中,如果需要进一步调节OFFSET2值以校准ADC电路110,那么将很自然地发生进一步的调节,这是由于在后继的VBI上图3过程的后继执行。

在步骤312,操作GAIN值取代在图3校准过程期间使用的零GAIN值恢复到ADC电路110。接着ADC校准过程在步骤314退出。

如果当前步骤306结果和在前步骤306结果之差不超过ADC_THRESHOLD,那么不调节OFFSET2值。接着过程在步骤312继续,以恢复操作GAIN值,并且该ADC校准过程在步骤314退出。

我们现参考图4,它是解释图3的ADC校准的初始化过程的流程图。图4过程的部分与图3的过程相同,并且这些相同的部分用相同的附图标记表示。图4过程通常在数字显示电路108加电时执行,并可在其它适当时候执行,例如当被屏幕上的显示设置功能调用时。

附图标记400仅仅表示进入图4过程的入口点。在步骤402,确定ADC电路110是否已被在先校准,并且确定的ADC OFFSET1值是否已存入NVRAM。如果是,那么在步骤404的过程执行遗漏码校准。遗漏码校准处理在ADC电路110的输出函数中存在明显不连续的情况。

例如,如果输入变化为1,以1为一级,ADC输出函数可以是具有255种不同的输出数字码。有时,由于内部ADC特性,在ADC电路110的输入和输出之间可能不存在真正的一一对应。在遗漏码校准中,不连续发生的输入码被记录下来,同时还有不连续的“位置”。接着,在ADC电路110的操作中,当检测到这种输入码时,作出适当的偏移调整。例如,如果根据输入期待64号输出码,并且在输出端看见65号,那么下次检测64号输入码,从输出减去1以校准遗漏码。

如果ADC电路110之前没有被校准,并且确定的ADC OFFSET1值存入NVRAM,那么在步骤408过程执行校准ADC电路110以确定合适的OFFSET1值。通过多次执行OFFSET1校准和平均(即,参考图4,AUTO_ADC_INIT_AVG次),有更大的可能性最小化假信号的影响或者记录下并存入NVRAM的其它错误值。在步骤410,平均OFFSET1值四舍五入到最接近的整数,并存入NVRAM。

在步骤302(像图3中一样),DAC被启动并被编程,以输出期望的测试输出值作为ADC电路110的输入。在步骤412,计算ADC电路110的每个颜色通道的新的OFFSET2和GAIN值。

在步骤304,读ADC数据寄存器,在读的过程中计算假信号的电势,正如图3中的过程。在步骤306,将数据值平均,正如图3中的过程。最后,在步骤414,存入新的ADC DATA和OFFSET2值,在VBI期间作为后续图3过程中的初始值。

根据一些例子,有比应该在VBI期间使用的ADC校准更高优先级的事件。一个这样的事件是在数字显示电路108和主机设备102之间的数据通信。在一些例子中,检测到这种事件时,在至少预定数目的VBI期间不执行ADC校准。在一特定例子中,在检测到更高优先级的事件时,这通过初始化HOLDOFF计数器来实现,在每个VBI递减HOLDOFF计数器,并中断ADC校准过程,直到HOLDOFF计数器达到零。

此外,在一些例子中,图3过程将花费比在VBI期间这个过程所用的时间更多的时间。在这种情况下,图3过程变成可重入的,例如,通过使用定时中断来储存VBI之间交替堆栈上的图3过程的状态,并且图3过程在多个VBI中执行。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号