短路失效模式预制件的功能涂层

摘要

本发明涉及到一种功率半导体模块，它包含至少一个半导体芯片(11)，此半导体芯片(11)由半导体材料、第一和第二主电极(12，13)、第一和第二主连接(91，92)、以及与第一主电极(12)和第一主连接(92)电接触的接触片(2)组成。所述接触片(2)包含能够与半导体材料一起形成低共熔体的合金伴侣。本发明的接触片被涂敷有导电的保护层(31，32)，借以防止了第一主电极(12)和接触片(2)形成永久的材料连接。

说明书

技术领域

本发明涉及到功率电子器件，涉及到根据第一权利要求序言的功率半导体模块，特别是IGBT(绝缘栅双极晶体管)或二极管模块。

现有技术

在功率半导体模块的情况下，特别是在包含至少一个内部具有IGBT或二极管结构的第一半导体芯片的功率半导体模块的情况下，常常需要确保短路强度。在此情况下，短路强度被理解为在第一半导体芯片中有缺陷的情况下，稳定的短路形成在电连接到第一半导体芯片第一主电极的功率半导体模块第一主连接与电连接到第一半导体芯片第二主电极的半导体模块第二主连接之间。在得到的短路模式中，具有最低可能电阻和最高可能电流容量的永久电接触被认为存在于二个主连接之间。因此，英语中的技术用语包括术语“短路失效模式”，简称SCFM。欧洲专利申请EP 989611 A2描述了如何借助于与各个半导体芯片第一主电极接触的适当接触元件来得到这种短路强度。此接触元件由例如薄层、薄片、或箔的导电层组成，且必需包含能够与半导体芯片的半导体材料形成低共熔体的合金伴侣，亦即其熔点低于纯半导体材料的熔点，同时低于纯合金伴侣的熔点的化合物或合金。在第一半导体芯片中有缺陷的情况下，半导体材料熔化而与合金伴侣形成低共熔体，并在第一与第二主电极之间形成金属导电沟道。

对于硅组成的半导体芯片，Al、Ag、Au、Cu、Mg、或这些元素的化合物特别适合于用作合金伴侣。在压力接触连接的功率半导体模块的情况下，箔或薄层可以被有利地置于各个半导体芯片的第一主电极上作为接触元件，并被例如用接触栓塞传送的压力固定。

但在这种结构的情况下，由于下列事实而可能出现问题，即经过一定的时间，在第一主电极与箔或薄层之间形成了牢固的材料连接，且只有消耗通常毁坏第一主电极因而毁坏半导体芯片的大的力才能够脱开。这是由下列事实引起的，即箔或薄层由于外加的压力和功率半导体模块工作过程中的温度起伏和循环而好似被冷焊到第一主电极。在功率半导体模块的工作过程中，接触元件与半导体芯片之间不同的热膨胀系数导致第一主电极上严重的机械负载，此负载可能使电极金属化经过一定时间脱落，半导体芯片因而被毁坏。在糟糕的情况下，仅仅由于接触元件和第一主电极表面之间的摩擦，亦即无须形成牢固的材料连接，就可能出现这种现象。

在没有以气密方式密封的结合基本上包含Al接触元件的功率半导体模块的情况下还出现一个问题。通常知道Al在室温下与空气接触几秒钟之内就马上形成几nm厚的氧化物层。由于所述层是绝缘的，而且通常比第一主电极的电极金属化更硬，故增大了接触元件与第一主电极之间的接触电阻，在最糟糕的情况下，使接触电阻增大到如此大的程度，以至于在功率半导体模块的工作过程中，接触电阻产生的热毁坏此功率半导体模块。

发明的概述

因此，本发明的目的是确定一种耐短路的功率半导体模块，它至少具有一个半导体芯片具有在此情况下不出现上述问题的接触元件。

利用具有独立专利权利要求中诸特征的引言中所述类型的功率半导体模块，达到了此目的和其它的目的。在所附权利要求中规定了本发明的其它有利改进。

根据本发明的功率半导体模块具有作为接触元件的导电接触薄层，此薄层被电连接到半导体芯片的第一主电极和功率半导体模块的第一主连接，并被导电保护层涂敷。在此情况下，保护层优选被构造成在外部接触区处具有一种材料，此材料

●尽可能不可氧化，且最好呈现很少的化学反应性，或

●不与第一主电极的第一电极金属化发生化学反应，且尽可能不呈现接触浸蚀或材料扩散，或

●具有最低可能的摩擦系数，或

●在接触层不被损伤或变形的温度下能够被淀积，

或具有二个或多个所述性质的任意组合。

在根据本发明的功率半导体模块的一个优选实施方案中，保护层具有层状结构，且包含至少一个形成外部接触区的表面层和基底层。在此情况下，表面层由具有前段所述性质之一或者二个或多个所述性质的组合的材料形成。

结合附图，从优选示例性实施方案的下列详细描述中，本发明的这些和其它的目的、优点、以及特点将变得显而易见。

附图的简要说明

图1示意地示出了根据本发明的功率半导体模块的剖面。

附图中所用参考号及其意义被总结在参考号表中。原则上，相同的参考号表示相同的零件。

本发明的实施方法

图1示意地示出了根据本发明的功率半导体模块的剖面。

具有第一和第二主电极的半导体芯片11位于形成功率半导体模块第二主连接的导电基板91与形成功率半导体模块第一主连接的导电盖板92之间。第一和第二主电极分别具有第一和第二电极金属化12和13。接触薄层2位于第一主电极与盖板92之间，所述接触薄层涂敷有包含基底层31和表面层32的保护层。模块被侧壁93封闭，在此情况下，此包封不一定要气密。在此情况下，接触薄层2的第一厚度最好至少为半导体芯片11的第二厚度的一半。在此情况下，借助于切割或冲压箔，可以有利地得到接触薄层2。但最好使用第一厚度为十分之几mm到几mm，优选约为1mm的更厚的接触薄层2。在此情况下，借助于切割或冲压金属片，可以有利地得到接触薄层2。

接触薄层2最好主要包含Al或Ag。一方面，这些材料成本比较合算。而且已经表明，在硅作为具有由Ag和Al组成的扩展到整个半导体芯片11的接触薄层2的半导体材料的情况下，特别可靠地实现了低共熔体的形成。这可以特别归因于Ag和Al不与硅形成任何中间相。中间相被认为是具有一定带宽内的定量比率或是由其特定物理性质表征的严格按化学计量的定量比率的混合物。这些中间相比较稳定且阻碍扩散过程，致使不再保证通过半导体芯片11的合金化。但接触薄层2也可以有利地主要包含Cu、Au、Mg、或由金属Al、Ag、Au、Cu、Mg中的二个或多个组成的合金。

表面层32最好主要有利地包含贵金属Ag、Au、Pd、Rh、或Ru。表面层32的第三厚度最好为0.1-5微米，优选约为0.2微米。

表面层32优选还可以主要包含导电的氮化物TiN、CrN、或ZrN或者石墨。在此情况下，第三厚度最好为0.1-5微米，优选约为1微米。此处和以下“A主要包含X”被理解为意味着X是物体A包含的所有物质X、Y、Z、...中重量比最大的物质。在此情况下，X最好具有至少90％的重量比。但A也可以有利地包含纯X。

在本发明的一种优选改进中，接触薄层2主要包含Al或Mg，且保护层具有由良好覆盖材料组成的基底层31，最好是化学淀积或电淀积的Ni。在此情况下，基底层31的第四厚度最好为几微米，优选约为1-15微米，优选约为2-3微米。在此情况下，基底层31防止了接触薄层2与表面层32之间的接触浸蚀。

在本发明的一种优选改进中，表面层32主要包含Rh、Ru、或导电氮化物，最好是TiN、CrN、或ZrN。在通常的工作温度下，Rh仅仅具有非常微弱的扩散，而Ru和氮化物在与Ag组成的第一电极金属化12的接触处几乎完全没有扩散。因而以特别有效的方式防止了在第一电极金属化12与接触薄层2之间形成牢固的材料连接。若接触薄层2主要包含Al或Mg，且表面层32主要包含Ru，则基底层31有利地稍许更厚，最好约为6-15微米。当在典型地常用的pH值约为1的且因此而高度化学浸蚀性的Ru浴中淀积Ru时，这是特别重要的。而且，薄的金层被有利地提供在Ni组成的基底层31与表面层32之间，以便改善Ni与Ru之间的粘合性。在此情况下，金层的第五厚度最好在十分之几微米的范围内；优选约为0.2微米。

在本发明的一种优选改进中，保护层仅仅包含单个层，最好包含贵金属，有利地主要包含Ag、Au、Pd、Rh、或Ru。在此情况下，保护层的第六厚度最好为0.1-5微米，优选约为0.2微米。表面层32最好也可以主要包含导电的氮化物，有利地为TiN、CrN、或ZrN或者石墨。在此情况下，保护层的第六厚度最好为0.1-5微米，优选约为1微米。

参考号表

  11  半导体芯片  12  第一主电极的第一电极金属化  13  第二主电极的第二电极金属化  2  接触薄层  31  基底层  32  表面层  91  基板  92  盖板  93  侧壁