曝光掩模图形的形成方法,曝光掩模图形,以及半导体器件的制作方法

摘要

一种用来形成曝光掩模图形的方法，其中，以预定的间距为设计图形(1)的边沿提供了边沿分割点(P)，并对借助于分割边沿而确定的各个边沿区段的边沿位置进行修正。具有是为设计图形(1)的成对面对的边的长边的矩形(10，11)，被产生在设计图形(1)中。矩形(10，11)被形成在其中设计图形(1)的各个长边之间的距离W1和W2处于预定间距W0内的部分。从是为矩形(10，11)的短边所共用的角落的二个起点(P

说明书

发明的领域

本发明涉及到曝光掩模图形的形成方法以及曝光掩模图形，更确切地说是采用以模型为基础的邻近效应修正来形成曝光掩模图形的方法、能够以此得到的曝光掩模图形、以及制作半导体器件的方法。

背景技术

在半导体器件的生产过程中，用抗蚀剂图形作为掩模来执行离子注入和图形腐蚀。

但众所周知，用光刻术得到的抗蚀剂图形和随后用腐蚀得到的转移图形，存在着由工艺条件、图形排列密度、下方层条件、以及其它各种因素所造成的尺寸精度变化的问题。尺寸精度的这种变化成为引起图形间短路、断接、以及其它缺陷的原因。

因此，近年来为了得到更接近设计图形的转移图形，已经执行了所谓“光学邻近效应修正”(以下称为“OPC”)来修正设计图形以得到曝光用的掩模图形(亦即“曝光掩模图形”)。其中，如图11所示，以模型为基础的OPC是这样一种方法，它提供图中虚线所示的设计图形1的边沿、边沿分割点P，用边沿分割点P之间的中点作为评估点执行光强度模拟，基于得到的模拟结果而自动地确定边沿分割点P之间的边沿位置的修正量，从而形成曝光掩模图形3。

由上述以模型为基础的OPC给出的曝光掩模图形3的形状，决定于边沿分割点P之间的间距t。若间距t大，则修正变得更粗糙，因而难以借助于用此曝光掩模图形的光刻术得到转移图形精度的改善。反之，若边沿分割点P之间的间距t小，则曝光掩模图形3的完成变得复杂，生产变得困难，最后招致完成掩模的生产成本提高。而且，由于精细图形的出现，缺陷检查变得不可能，且保证无缺陷的掩模制造有时变得不可能。因此，在以模型为基础的OPC中，边沿分割点P之间的间距t被设定以使确保转移图形的形状精度且使掩模的制造能够保证无缺陷。

而且，如图12所示，当用设计图形1的顶点P₀作为起点对设计图形1提供边沿分割点P时，根据设定的间距t来相继提供各个边沿分割点。

但当用设计图形的顶点作为起点且相继提供边沿分割点时，起点与分割点位置之间的间距可能在面对的边沿部分处导致边沿分割点位置的“偏离”。例如，在图12所示的L形设计图形1中，若采用设计图形1的顶点P₀作为起点来设定间距t且相继提供边沿分割点P，只要间距t与设计图形1的线宽W1和W2如所示不匹配，就会在面对的边沿部分处的边沿分割点P的位置处出现“偏离”。

在此情况下，如图11所示，借助于修正设计图形1而得到的曝光掩模图形3的边沿部分，就变得以台阶的方式在面对的边沿部分之间偏离。因此，尽管如上所述在边沿分割点P之间设定间距t，但曝光掩模图形3变得复杂，曝光掩模图形3的形成变得困难，掩模成本提高，且保证无缺陷的掩模的制造变得困难。

而且，当采用以这种方法形成的曝光掩模图形3来制造曝光掩模时，曝光掩模图形3的数据(所谓“掩模数据”)被分成各个矩形部分。因此，若有需要，曝光掩模图形3被从边沿分割点P垂直于各个边沿提供的分割线7分割，并用各个分割的图形9部分作为照射区执行电子束光刻术。

但当用矩形分割图形9形成如上所述在边沿部分处具有“偏离”的曝光掩模图形3时，形成了边小于边沿分割点P之间的间距t的分割的图形9，因此，尽管边沿分割点P的间距t如上所述被设定，但分割图形9的数目增加。这成为招致在制造掩模时增加曝光照射数目以及TAT(周转时间)变坏的原因。

发明的公开

用来解决上述问题的本发明提供了一种形成曝光掩模图形的方法，该方法具有下列步骤：用预定的间距为设计图形的边沿提供边沿分割点以及在各个分割的边沿部分处修正边沿位置，其特征如下。首先，在设计图形中，用包含设计图形的一对面对的边来形成矩形图形。接着，用共用矩形图形一个边的二个顶点作为起点，以从这些起点开始的预定间距为面对的边提供边沿分割点。然后，分割的边沿部分用于边沿位置的修正，以便形成曝光掩模图形。而且，本发明还提供了一种用此方法得到的曝光掩模以及一种包括用此曝光掩模图形曝光的制作半导体器件的方法。

在形成曝光掩模图形的上述方法、曝光掩模图形、以及制作半导体器件的方法中，由于边沿分割点以预定的间距从共用矩形图形一个边的二个顶点被设定在矩形图形的面对的边处，故边沿分割点被提供在面对的边处且沿面对的边的延伸方向没有“偏离”。因此，当在由边沿分割点分割的边沿部分中修正边沿位置时，修正的边沿部分不能够以台阶方式沿面对的边的延伸方向被排列。因此，当沿面对的边的延伸方向分割由上述修正得到的曝光掩模图形以便将其分成矩形分割图形部分时，边沿分割点之间的间距成为分割的最小单位，且矩形分割图形的数目被保持为不多于边沿分割点之间的部分的数目。因此，曝光掩模图形的形状被简化，容易保证掩模无缺陷，并能够形成相对于设计图形具有高精度的转移图形。注意，上述矩形图形可以是矩形的或正方形的。而且，提供分割点的间距可以是恒定的数值。

在形成矩形图形的步骤中，借助于将具有面对边之间距离在预定间距内的部分设计图形成为矩形图形，在具有弯曲部分的长图形中，矩形图形被形成在包含此弯曲部分的图形之外的部分处。因此，当在矩形图形的面对边处提供边沿分割点时，能够防止边沿分割点被提供在设计图形内部。

由于上述修正是光学邻近效应修正，故利用上述修正得到的曝光掩模图形执行图形曝光的光刻术，得到了更接近设计图形的转移图形。

而且，根据执行以这种方法得到的曝光掩模图形的图形曝光制作半导体器件的方法，当沿面对各边的延伸方向分割由上述修正得到的曝光掩模图形以便将其分成矩形分割图形时，边沿分割点之间的间距成为分割的最小单位，矩形分割图形的数目被保持为不多于边沿分割点之间的部分的数目。能够防止在制作掩模时掩模数据的数目和曝光照射数目的增加以及由此造成的TAT(周转时间)的变坏。

而且，在这种制作半导体器件的方法中，当图形曝光是用具有曝光掩模图形的曝光掩模来执行的曝光时，能够减少曝光掩模的数据数目。另一方面，当图形曝光是光刻术曝光时，能够减少曝光照射的数目。

而且，若图形曝光是电子束曝光、X射线曝光、或光学曝光，特别是对于采用要求精细图形或高密度图形的曝光掩模的这种图形曝光，能够有效地防止在制作掩模时图形曝光中掩模数据的数目和曝光照射数目的增加以及TAT的变坏。

附图的简要说明

图1A-1C是工艺图，示出了本发明的一个实施方案。

图2A和2B是工艺图，示出了本发明的一个实施方案。

图3解释了用本发明得到的曝光掩模图形的图形数据的制造。

图4A-4C示出了用本发明得到的曝光掩模图形的形成例子以及模拟结果。    

图5A-5C示出了利用常规以模型为基础的OPC形成曝光掩模图形以及模拟结果。

图6是用模版掩模构成的曝光掩模例子的构造平面图。

图7是用模版掩模构成的曝光掩模例子的剖面图。

图8是用模版掩模构成的曝光掩模例子的局部放大透视图。

图9是半导体器件的平面图。

图10是流程图，解释了本发明的半导体器件制作方法。

图11解释了用常规以模型为基础的OPC来形成曝光掩模图形。

图12解释了在常规以模型为基础的OPC中提供边沿分割点。

本发明的最佳实施模式

下面根据附图来解释本发明的实施方案。此处，将作为采用本发明为以模型为基础的OPC而形成曝光掩模图形以及用光刻术形成L形设计图形的转移图形的例子来解释实施方案。

首先，如图1A所示，沿延伸方向(纵向)检查L形设计图形不同部分的线宽W1和W2。此时，假设沿用作设计图形1的延伸方向的二个方向(例如二个垂直的x和y方向)的设计图形1的面对的边之间的间距被探测为线宽W1和W2。

接着，如图1B所示，使被上述检查探测到的线宽W1和W2不大于设定间距W0的各个位置成为矩形图形10和11。此处，间距W0例如被设定为设计图形中最厚的设计线宽。因此，在本实施方案中，L形的二个位置成为矩形图形10和11。而且，线宽(W1＞W0)和(W2＞W0)部分不被认为是矩形部分，故L形弯曲部分不被设定为具有矩形图形。而且，这些矩形图形是具有由形成设计图形的一对面对边的一个边和部分另一边构成的面对边的矩形图形。而且，在设计图形中设定矩形图形的方法不局限于此技术，而可以是弯曲部分不被设定为具有矩形图形的任何一种技术。而且，“矩形图形”不局限于矩形，也可以是正方形。

然后，如图1C所示，形成的各个矩形图形10和11的4个顶点被提供为边沿分割点P。而且，形成的矩形图形10和11之外的L形部分12的顶点(此处是一个)也被提供为边沿分割点P(Pe)。

接着，如图2A所示，在各矩形图形10和11处，提供在共用一个短边的二个顶点处的边沿分割点P，被用作起点P₀，并对矩形图形10和11的面对的边(长边)以预定的间距t，从这些P₀相继提供新的边沿分割点P(P₁)。

而且，此图示出了所有边沿分割点P(P₁)被提供为相同的预定间距t(亦即恒定数值)的情况。但此处重要的是，新的边沿分割点P₁根据相似的规则从共用短边的二个起点P₀以预定的间距t被相继提供给面对的边。因此，沿长边邻接的各个边沿分割点P的间距可以彼此不同。

在以这种方式提供新的边沿分割点P₁之后，如图2B所示，被边沿分割点P分割的设计图形1在其各个边沿部分的边沿部分的位置处被修正，以便形成曝光掩模图形20。此时，用各个边沿分割点P之间的中点作为评估点来执行光强度模拟。根据得到的模拟结果，来计算边沿分割点P之间的边沿位置的修正量，并利用此准确计算的修正量来修正边沿部分的位置。而且，相似于一般修正而填充设计图形1的角落部分(包括末端)，以便得到没有台阶差别的曝光掩模图形20。

而且，当用以上述方式得到的曝光掩模图形20来形成曝光掩模时，如图3所示，曝光掩模图形20被分成矩形图形，并用各个分割的图形21作为照射域而执行电子束曝光。

根据形成曝光掩模图形的这一方法，如图2A所示，由于为共用各个矩形图形10和11的短边的二个顶点提供的边沿分割点P被用作起点P₀，并在各个矩形图形10和11的长边处从这些起点P₀以预定间距t提供新的边沿分割点P(P₁)，故边沿分割点P(P₁)被提供在这些面对的边(长边)，而沿长边的延伸发现没有偏离。因此，当修正被边沿分割点P分割的各个边沿部分的边沿位置时，修正的边沿部分决不会被排列成沿矩形图形10和11的延伸方向具有台阶差别。因此，与其中边沿部分被排列成沿延伸方向具有台阶差别的常规修正相比，能够简化曝光掩模图形20的形状。结果，形成保证没有缺陷的曝光掩模图形就变得容易，且借助于利用此曝光掩模图形20的光刻术，能够得到相对于设计图形具有高精度的转移图形。

而且，当采用以这种方法形成的曝光掩模图形20来制造曝光掩模时，如图3所示，当沿面对的边(长边)的延伸方向分割曝光掩模图形20以便将其分割成矩形的分割图形21部分时，各个边沿分割点P之间的间距(亦即t)成为分割的最小单位。因此，矩形分割图形21的数目被保持少于各边沿分割点P之间的部分的数目。结果，能够防止在制作掩模时掩模数据的数目和曝光照射数目的增加以及由此造成的TAT(周转时间)的变坏。

图4A-4C示出了用上述方法形成曝光掩模图形的例子。此处如图4A所示，用矩形图形10和11形成设计图形1，然后用上述方法相继配备边沿分割点P。注意，边沿分割点P不仅从起点P₀以预定间距t被相继提供在矩形图形10和11处，而且若有需要，还被提供在矩形图形10和11之外的设计图形部分处。然后，如图4B所示，边沿分割点P之间的边沿部分的位置被修正，以便形成曝光掩模图形20。图4C示出了用上述曝光掩模图形20得到的设计图形1的转移图形30。借助于采用此曝光掩模的光刻术模拟来得到此转移图形30，并能够证实没有形成断接且相对于设计图形1具有良好的精度。

与此相反，图5A-5C作为比较例示出了用常规以模型为基础的OPC来形成曝光掩模图形。此处，首先如图5A所示，边沿分割点P(P₀)被提供给设计图形1的顶点，并被用作相继增加边沿分割点的起点P₀。然后，如图5B所示，包括起点P₀的边沿分割点P之间的边沿部分的位置被修正，以便形成曝光掩模图形3。图5C示出了利用此曝光掩模图形3得到的转移图形5。此转移图形5借助于利用曝光掩模的光刻术模拟而得到，并具有断开。

如上所述，根据形成曝光掩模图形的方法以及根据本实施方案的曝光掩模图形，利用产生在设计图形1中的矩形图形10和11的顶点作为起点P₀来提供边沿分割点P(P₁)，也可能形成边沿分割点P(P₁)中具有面对修正位置的各个边沿之间没有台阶差别的曝光掩模图形。

因此，曝光掩模图形被简化了，保证掩模无缺陷变得容易，并能够形成相对于设计图形具有高的精度的转移图形。而且，生产掩模时的曝光照射数目被减少，并能够改善TAT(周转时间)。

而且，本发明不仅能够被应用于形成光学曝光的曝光掩模的曝光掩模图形，还能够被应用于形成电子束曝光、X射线曝光、紫外线曝光、EUV(远紫外线)曝光、离子束曝光等的曝光掩模的曝光掩模图形。而且，本发明不仅能够被应用于形成曝光掩模的曝光掩模图形，还能够被应用于形成光刻术曝光的曝光图形。能够得到相似的效果。

此处，在用来代替光刻术的下一代曝光技术之一中，亦即在低能电子邻近投影光刻术(LEEPL)中，在厚度为几百nm的膜片中配备有孔状曝光掩模图形的模版掩模被用作曝光掩模。

图6是这种模版掩模的平面图，图7是沿图6中A-A’线的剖面图，而图8是图6的局部透视图。如图6-8所示，模版掩模101由硅晶片组成的框架102、跨越框架102一个表面伸展的膜片103、以及在框架102内部与框架102整体提供且支持膜片103的网格104构成。模版掩模101具有其膜片103部分被网格104分割作为图形形成区105的结构。这些图形形成区105由孔状曝光掩模图形106组成。而且，具有掩模对准记号107的网格104通常被形成在支持膜片的表面的反面处。

当采用这种图形曝光构造的模版掩模101时，模版掩模101被直接排列在曝光表面上，致使模版掩模101的膜片103与曝光表面之间的间距成为几十微米。在此情况下，模版掩模101在曝光掩模图形106形成区处被几keV到几十keV的电子束扫描，通过曝光掩模图形101的电子束从而冲击曝光表面，曝光掩模图形106就被转移到此曝光表面。

但在这种构造的模版掩模中，出现环形孔图形无法被形成为曝光掩模图形的问题以及膜片103在形成沿一个方向长的曝光掩模图形时弯曲和图形定位精度变低的问题。因此，在模版掩模101中，借助于修正设计图形而得到的曝光掩模图形106在分成多个互补掩模(互补分割)的状态下被形成。而且，由于利用这种重叠曝光的互补掩模，曝光掩膜图形在曝光表面处被互补地转移。注意，“互补掩模”意味着这样一些掩模，即分割某个区域的图形以放置在不同的掩模上并重叠这些掩模以便重叠被分割的图形，并由此形成在此区域分割之前的图形。

根据本实施方案的曝光掩模图形，当采用上述互补分割的模版掩模时，能够在半导体衬底上特别有效地形成精细图形。

图9是用根据本发明的曝光掩模图形形成的半导体器件例子的平面图。此图所示的半导体器件201由元件区203和有源区204形成在半导体衬底的正面侧，并具有多晶硅或硅化物的栅205，亦即是一种MOS晶体管。特别是对于形成诸如栅长度L1、L2、L3之类的精细图形，采用根据本实施方案的曝光掩模图形是有效的。

图10是根据本实施方案的制作半导体器件的方法的流程图。根据本实施方案的制作半导体器件的方法应该包括图10所示的步骤S1-S4。亦即，在步骤S1，用形成设计图形的一对面对的边，以矩形图形形成设计图形。在步骤S2，共用各个矩形图形的一个边的二个顶点被用作起点，并从起点以预定的间距对面对的边提供边沿分割点。然后，在步骤S3，被边沿分割点分割的边沿部分的边沿位置被修正，于是形成了曝光掩模图形。上述步骤S1-S3是用来形成以上解释的曝光掩模图形的步骤。在步骤S4，借助于图形曝光，这样得到的曝光掩模图形被转移到半导体晶片上的抗蚀剂膜。

根据制作半导体器件的这种方法，根据产生上述曝光掩模图形的方法，形成了用来形成半导体器件的曝光掩模图形，故能够在半导体晶片上形成相对于设计图形具有高精度的转移图形。而且，能够防止在形成曝光掩模图形时掩模数据的数目和制作掩模时曝光照射数目的增加以及由此造成的TAT(周转时间)的变坏。结果，能够防止半导体器件的TAT变坏。

工业应用可能性

本发明的形成曝光掩模图形的方法能够被应用于考虑光学邻近效应修正的曝光掩模图形形成方法。本发明的曝光掩模图形能够被应用于例如用光刻术方法形成接近设计图形的转移图形时所用的曝光掩模图形。本发明的制作半导体器件的方法能够被应用于用考虑光学邻近效应修正的曝光掩模图形形成转移图形的制作半导体器件的方法。